74ALVC74BQ: 带设置和复位功能的八频D型触发器；正沿触发器 _ BDTIC 中国领先电子元器件代理商

74ALVC74BQ: 带设置和复位功能的八频D型触发器；正沿触发器

74ALVC74是带单独数据（D）输入、时钟（CP）输入、设置（SD）输入和复位（RD）输入以及补充Q和Q输出的双路正沿触发D类触发器。

设置和复位为异步有源低电平输入，工作时不受时钟输入的影响。数据输入处的信息会在时钟脉冲从低到高转换时被传输到Q输出。在时钟从低到高转换前的某个建立时间，D输入必须保持稳定，以进行可预测操作。

时钟输入的施密特触发器动作使电路高度容许较缓慢的时钟上升时间和下降时间。

74ALVC74BQ: 产品结构框图

sot762-1_3d

数据手册 (1)

名称/描述	Modified Date
Dual D-type flip-flop with set and reset; positive-edge trigger (REV 3.0) PDF (103.0 kB) 74ALVC74 [English]	26 May 2003

应用说明 (5)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]	15 Sep 1995

手册 (2)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads; 14 terminals; body 2.5 x 3 x... (REV 1.0) PDF (187.0 kB) SOT762-1 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
Standard product orientation 12NC ending 115 (REV 3.0) PDF (108.0 kB) SOT762-1_115 [English]	09 Apr 2013

IBIS

alvc74 IBIS model (REV 1.0) ibs ALVC74 4/7/2013

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVC74BQ	Active	ALVC	1.65 - 3.6	D-type flip-flops	TTL	positive-edge trigger	+/- 24	SOT762-1	2.3	425	low	-40~85	103	18.3	71	DHVQFN14	14

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVC74BQ		SOT762-1		Reel 7" Q1/T1	Active	74ALVC74BQ,115 (9352 736 92115)	ALV74	74ALVC74BQ		Always Pb-free	123.8	3.87	2.58E8	1	1

Dual D-type flip-flop with set and reset; positive-edge trigger 74ALVC74PW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100

Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100

Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100

Interfacing 3 Volt and 5 Volt Applications 74LVC377PW

電圧レベルシフタ 74AVC16245DGG-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

alvc74 IBIS model 74ALVC74PW

plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads; 14 terminals; body 2.5 x 3 x... 74LV164_Q100

Standard product orientation 12NC ending 115 74LV164_Q100

74LVC74A

74LV164

©1993 - 2024 BDTIC