74ALVCH16601DGG: 18位通用总线收发器（三态） _ BDTIC 中国领先电子元器件代理商

74ALVCH16601DGG: 18位通用总线收发器（三态）

74ALVCH16601为18位通用收发器，在发送和接收方向上都具有非反相三态总线兼容输出。每个方向上的数据流由输出使能（OEAB和OEBA）、锁存使能（LEAB和LEBA）以及时钟（CPAB和CPBA）输入控制。对于A到B数据流，LEAB为高电平时，该器件会在透明模式下工作。 LEAB为低电平时，如果CPAB被保持在高逻辑电平或低逻辑电平，则数据A会被锁存。如果LEAB为低电平，则总线A数据会在CPAB从低到高转换时存储在锁存器/触发器内。OEAB为低电平时，输出为有源。OEAB为高电平时，输出处于高阻抗状态。时钟可由时钟使能输入（CEBA/CEAB）控制。

B至A的数据流与A至B的相似，但使用的是OEBA、LEBA和CPBA。

为确保上电或掉电期间的高阻抗状态，OEBA和OEAB应当通过上拉电阻保持在VCC ；电阻的最小值由驱动器的灌电流或源电流能力来确定。其提供有源总线保持电路，可将闲置或浮动数据输入保持在有效逻辑电平。

74ALVCH16601DGG: 产品结构框图

Outline 3d SOT364-1

数据手册 (1)

名称/描述	Modified Date
18-bit universal bus transceiver (3-state) (REV 2.0) PDF (87.0 kB) 74ALVCH16601 [English]	14 Mar 2014

应用说明 (5)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]	15 Sep 1995

手册 (2)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic thin shrink small outline package; 56 leads; body width 6.1 mm (REV 1.0) PDF (506.0 kB) SOT364-1 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
TSSOP56; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 4.0) PDF (248.0 kB) SOT364-1_118 [English]	15 Apr 2013

支持信息 (1)

名称/描述	Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]	08 Oct 2009

IBIS

alvch16601 IBIS model (REV 1.0) ibs ALVCH16601 4/7/2013

订购信息

型号	状态	Family	功能	V_CC (V)	Logic switching levels	说明	Output drive capability	Package version	t_pd (ns)	No of bits	f_max (MHz)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVCH16601DGG	Active	ALVC	Transceivers	1.65 - 3.6	TTL	18-bit universal bus transceiver with bus hold	+/- 24	SOT364-1	2.8	18	150	low		93	21.0		TSSOP56	56

封装环保信息

产品编号	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVCH16601DGG	SOT364-1	SSOP-TSSOP-VSO-WAVE	Tube in Drypack	Active	74ALVCH16601DGGS (9352 625 46512)	ALVCH16601	74ALVCH16601DGG	Always Pb-free	123.8	3.87	2.58E8	1	1
			Reel 13" Q1/T1 in Drypack	Active	74ALVCH16601DGGY (9352 625 46518)	ALVCH16601	74ALVCH16601DGG	Always Pb-free	123.8	3.87	2.58E8	1	1
			Bulk Pack	Discontinued	74ALVCH16601DGG,11 (9352 625 46112)	ALVCH16601	74ALVCH16601DGG	week 2, 2006	123.8	3.87	2.58E8	1	1
			Reel 13" Q1/T1	Withdrawn	74ALVCH16601DGG:11 (9352 625 46118)	ALVCH16601	74ALVCH16601DGG	week 2, 2006	123.8	3.87	2.58E8	1	1