74AUP1G158是单路2输入多路复用器,其在公共数据选择输入(S)的控制下从两个数据输入(I0和I1)选择数据。一般数据选择输入的状态可确定数据来自哪个特定的寄存器。输出(Y)以补充(反相)形式呈现所选数据。
所有输入处的施密特触发器动作使电路容许整个0.8 V至3.6 V VCC范围内较慢的输入上升和下降时间。
该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。
该器件完全适合使用IOFF的局部掉电应用。IOFF电路可禁用输出,防止掉电时破坏性回流电流通过该器件。
名称/描述 | Modified Date |
---|---|
Low-power 2-input multiplexer; inverting (REV 5.0) PDF (198.0 kB) 74AUP1G158 [English] | 03 Aug 2012 |
名称/描述 | Modified Date |
---|---|
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English] | 06 May 2011 |
名称/描述 | Modified Date |
---|---|
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English] | 16 Feb 2015 |
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English] | 13 Oct 2014 |
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English] | 20 May 2014 |
名称/描述 | Modified Date |
---|---|
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
名称/描述 | Modified Date |
---|---|
XSON6: extremely thin small outline package; no leads; 6 terminals; body 1.0 x 1.0 x 0.35 mm (REV 1.0) PDF (192.0 kB) SOT1202 [English] | 08 Feb 2016 |
名称/描述 | Modified Date |
---|---|
Reversed product orientation 12NC ending 132 (REV 2.0) PDF (92.0 kB) SOT1202_132 [English] | 04 Apr 2013 |
名称/描述 | Modified Date |
---|---|
MAR_SOT1202 Topmark (REV 1.0) PDF (49.0 kB) MAR_SOT1202 [English] | 03 Jun 2013 |
产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | MSL | MSL LF |
---|---|---|---|---|---|---|---|---|---|---|---|---|
74AUP1G158GS | SOT1202 | Reel 7" Q1/T1, Q3/T4 | Active | 74AUP1G158GS,132 (9352 928 52132) | aU | 74AUP1G158GS | Always Pb-free | 1 | 1 |