74AUP1G175GF: 带复位功能的低功耗D型触发器；正沿触发器
74AUP1G175提供带单独数据（D）输入、时钟（CP）输入、主复位（MR）输入和Q输出的低功耗、低电压正沿触发D类触发器。主复位（MR）为异步有源低电平输入，工作时不受时钟输入的影响。数据输入处的信息会在时钟脉冲从低到高转换时被传输到Q输出。在时钟从低到高转换前的某个建立时间，D输入必须保持稳定，以进行可预测操作。
所有输入的施密特触发器动作使电路在0.8 V至3.6 V的整个VCC范围内容许较缓慢的输入上升时间和下降时间。该器件可确保在0.8 V至3.6 V的整个VCC范围内具有极低的静态和动态功耗。
该器件完全指定用于使用IOFF的部分掉电应用。IOFF电路可禁用输出，从而防止掉电时电流回流对器件造成的损坏。
74AUP1G175GF: 产品结构框图
Outline 3d SOT891
数据手册 (1)
| 名称/描述 | Modified Date |
|---|---|
| Low-power D-type flip-flop with reset; positive-edge trigger (REV 5.0) PDF (216.0 kB) 74AUP1G175 [English] | 03 Jul 2012 |
应用说明 (3)
| 名称/描述 | Modified Date |
|---|---|
| Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
| Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English] | 06 May 2011 |
| PicoGate Logic footprints (REV 1.0) PDF (87.0 kB) AN10161 [English] | 30 Oct 2002 |
手册 (3)
| 名称/描述 | Modified Date |
|---|---|
| 電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English] | 16 Feb 2015 |
| NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English] | 13 Oct 2014 |
| Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English] | 20 May 2014 |
选型工具指南 (2)
| 名称/描述 | Modified Date |
|---|---|
| ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
| Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
封装信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| XSON6: plastic extremely thin small outline package; no leads; 6 terminals; body 1 x 1 x 0.5 mm (REV 1.0) PDF (185.0 kB) SOT891 [English] | 08 Feb 2016 |
包装 (1)
| 名称/描述 | Modified Date |
|---|---|
| XSON6; reel pack; standard product orientation; 12NC ending 132 (REV 1.0) PDF (180.0 kB) SOT891_132 [English] | 26 Aug 2014 |
支持信息 (2)
| 名称/描述 | Modified Date |
|---|---|
| Reflow Soldering Profile (REV 1.0) PDF (34.0 kB) REFLOW_SOLDERING_PROFILE [English] | 30 Sep 2013 |
| MAR_SOT891 Topmark (REV 1.0) PDF (51.0 kB) MAR_SOT891 [English] | 03 Jun 2013 |
IBIS
- aup1g175 IBIS model (REV 2.0) ibs AUP1G175 12/22/2014
订购信息
| 型号 | 状态 | Family | 功能 | VCC (V) | 说明 | Logic switching levels | Package version | Output drive capability (mA) | tpd (ns) | fmax (MHz) | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP1G175GF | Active | AUP | D-type flip-flops | 1.1 - 3.6 | positive-edge trigger | CMOS | SOT891 | +/- 1.9 | 7.4 | 70 | ultra low | -40~125 | 290 | 6.5 | 145 | XSON6 | 6 |
封装环保信息
| 产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | EFR | IFR(FIT) | MTBF（小时） | MSL | MSL LF |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP1G175GF | | SOT891 | Reflow_Soldering_Profile | Reel 7" Q1/T1, Q3/T4 | Active | 74AUP1G175GF,132 (9352 813 34132) | aT | 74AUP1G175GF |    | Always Pb-free | 0.0 | 3.29 | 3.04E8 | 1 | 1 |
- Sorting through the low voltage logic maze 74LVC_H_245A_Q100
- Pin FMEA for AUP family 74AUP1T34GW-Q100
- PicoGate Logic footprints NX3L4684
- 電圧レベルシフタ 74AVC16245DGG-Q100
- NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100
- Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
- ロジック製品セレクションガイド... 74LVC_H_245A_Q100
- Logic selection guide 2016 74LVC_H_245A_Q100
- MAR_SOT891 Topmark prtr5v0u2k
- aup1g175 IBIS model 74AUP1G175GW
- XSON6: plastic extremely thin small outline package; no leads; 6 terminals; body 1 x 1 x 0.5 mm prtr5v0u2k
- Reflow_Soldering_Profile Wave_Soldering_Profile LPC1112FD20
- XSON6; reel pack; standard product orientation; 12NC ending 132 prtr5v0u2k
- 74AUP1G175
- BGU7003
