74AUP1G3208GS: 低功耗3输入或与门 _ BDTIC 中国领先电子元器件代理商

74AUP1G3208GS: 低功耗3输入或与门

74AUP1G3208提供布尔函数：Y = (A + B) x C。用户可以选择逻辑功能OR、AND和OR-AND。所有输入都可连接到VCC或GND。

所有输入处的施密特触发器动作使电路容许整个0.8 V至3.6 V VCC范围内较慢的输入上升和下降时间。

该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。

该器件完全适合使用IOFF的局部掉电应用。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。

74AUP1G3208GS: 产品结构框图

sot1202_3d

数据手册 (1)

名称/描述	Modified Date
Low-power 3-input OR-AND gate (REV 6.0) PDF (189.0 kB) 74AUP1G3208 [English]	09 Mar 2016

应用说明 (2)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]	06 May 2011

手册 (3)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]	13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
XSON6: extremely thin small outline package; no leads; 6 terminals; body 1.0 x 1.0 x 0.35 mm (REV 1.0) PDF (192.0 kB) SOT1202 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
Reversed product orientation 12NC ending 132 (REV 2.0) PDF (92.0 kB) SOT1202_132 [English]	04 Apr 2013

支持信息 (1)

名称/描述	Modified Date
MAR_SOT1202 Topmark (REV 1.0) PDF (49.0 kB) MAR_SOT1202 [English]	03 Jun 2013

IBIS

74AUP1G3208 IBIS model (REV 1.0) ibs AUP1G3208 2/25/2016

订购信息

型号	状态	Family	V_CC (V)	功能	类型	说明	Logic switching levels	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74AUP1G3208GS	Active	AUP	1.1 - 3.6	Combination	Combination gates	single 3-input OR-AND gate	CMOS	+/- 1.9	SOT1202	7.4	70	1	ultra low	-40~125	272	14.8	177	XSON6	6

Low-power 3-input OR-AND gate 74AUP1G3208GW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Pin FMEA for AUP family 74AUP1T34GW-Q100

電圧レベルシフタ 74AVC16245DGG-Q100

NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

XSON6: extremely thin small outline package; no leads; 6 terminals; body 1.0 x 1.0 x 0.35 mm NCX2200GS

Reversed product orientation 12NC ending 132 NTS0101

MAR_SOT1202 Topmark NCX2200GS

74AUP1G3208 IBIS model 74AUP1G3208GW

74AVCM162836DGG

74LVC2G17

©1993 - 2024 BDTIC