74AUP2G132GN: 低功耗双路2输入与非施密特触发器 _ BDTIC 中国领先电子元器件代理商

74AUP2G132GN: 低功耗双路2输入与非施密特触发器

74AUP2G132提供双路2输入与非施密特触发器功能，其接受标准输入信号。该类器件能够将缓慢变化的输入信号转换成清晰无抖动的输出信号。

该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。

该器件完全适合使用IOFF的局部掉电应用。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。

输入针对正向和负向信号在不同点进行切换。正电压VT+和负电压VT-之差定义为输入迟滞电压VH.

74AUP2G132GN: 产品结构框图

Outline 3d SOT1116

数据手册 (1)

名称/描述	Modified Date
low-power dual 2-input NAND Schmitt trigger (REV 7.0) PDF (290.0 kB) 74AUP2G132 [English]	08 Feb 2013

应用说明 (2)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]	06 May 2011

手册 (3)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]	13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
extremely thin small outline package; no leads; 8 terminals (REV 1.0) PDF (188.0 kB) SOT1116 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
Standard product orientation 12NC ending 115 (REV 2.0) PDF (88.0 kB) SOT1116_115 [English]	04 Apr 2013

支持信息 (1)

名称/描述	Modified Date
MAR_SOT1116 Topmark (REV 1.0) PDF (73.0 kB) MAR_SOT1116 [English]	03 Jun 2013

IBIS

aup2g132 IBIS model (REV 1.0) ibs AUP2G132 4/7/2013

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	类型	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74AUP2G132GN	Active	AUP	1.1 - 3.6	Schmitt-triggers	CMOS	dual 2-input NAND gate Schmitt-trigger	NAND gates	+/- 1.9	SOT1116	10	70	2	ultra Low	-40~125	238	10.6	148	XSON8	8

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	MSL	MSL LF
74AUP2G132GN		SOT1116		Reel 7" Q1/T1	Active	74AUP2G132GN,115 (9352 922 22115)	aE	74AUP2G132GN		Always Pb-free	1	1

low-power dual 2-input NAND Schmitt trigger 74AUP2G132GT

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Pin FMEA for AUP family 74AUP1T34GW-Q100

電圧レベルシフタ 74AVC16245DGG-Q100

NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

MAR_SOT1116 Topmark 74AXP2T3407GN

aup2g132 IBIS model 74AUP2G132GT

SOT1116 74AXP2T3407GN

Reel 7" Q1/T1 74AXP2T3407GN

74AVCM162836DGG

74LVC3G17

©1993 - 2024 BDTIC