74AUP2G14GW: 低功耗双路施密特触发反相器
74AUP2G14提供两个带施密特触发动作的反相缓冲器，其接受标准输入信号。该类器件能将缓慢变化的输入信号转换成清晰无抖动的输出信号。
该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。
该器件完全适合使用IOFF的局部掉电应用。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。
输入针对正向和负向信号在不同点进行切换。 正电压VT+和负电压VT-之差定义为输入迟滞电压VH.
74AUP2G14GW: 产品结构框图
SOT363
数据手册 (1)
| 名称/描述 | Modified Date |
|---|---|
| Low-power dual Schmitt trigger inverter (REV 6.0) PDF (240.0 kB) 74AUP2G14 [English] | 17 Sep 2015 |
应用说明 (3)
| 名称/描述 | Modified Date |
|---|---|
| Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
| Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English] | 06 May 2011 |
| PicoGate Logic footprints (REV 1.0) PDF (87.0 kB) AN10161 [English] | 30 Oct 2002 |
手册 (2)
| 名称/描述 | Modified Date |
|---|---|
| 電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English] | 16 Feb 2015 |
| Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English] | 20 May 2014 |
选型工具指南 (2)
| 名称/描述 | Modified Date |
|---|---|
| ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
| Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
封装信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| plastic surface-mounted package; 6 leads (REV 1.0) PDF (246.0 kB) SOT363_1 [English] | 08 Feb 2016 |
包装 (1)
| 名称/描述 | Modified Date |
|---|---|
| Tape reel SMD; reversed product orientation 12NC ending 125 (REV 1.0) PDF (188.0 kB) SOT363_125 [English] | 20 Nov 2012 |
支持信息 (3)
| 名称/描述 | Modified Date |
|---|---|
| Reflow Soldering Profile (REV 1.0) PDF (34.0 kB) REFLOW_SOLDERING_PROFILE [English] | 30 Sep 2013 |
| Wave Soldering Profile (REV 1.0) PDF (20.0 kB) WAVE_SOLDERING_PROFILE [English] | 30 Sep 2013 |
| MAR_SOT363 Topmark (REV 1.0) PDF (104.0 kB) MAR_SOT363 [English] | 03 Jun 2013 |
IBIS
- aup2g14 IBIS model (REV 1.0) ibs AUP2G14 9/7/2015
订购信息
| 型号 | 状态 | Family | 功能 | VCC (V) | 说明 | Logic switching levels | Output drive capability (mA) | Package version | fmax (MHz) | tpd (ns) | No of bits | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP2G14GW | Active | AUP | Buffers/inverters/drivers | 1.1 - 3.6 | Schmitt-trigger | CMOS | +/- 1.9 | SOT363 | 70 | 4.7 | 2 | ultra low | -40~125 | 264 | 38.6 | 153 | TSSOP6 | 6 |
封装环保信息
| 产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | EFR | IFR(FIT) | MTBF（小时） | MSL | MSL LF |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP2G14GW | | SOT363 | Reflow_Soldering_Profile
Wave_Soldering_Profile Reflow_Soldering_Profile Wave_Soldering_Profile | Reel 7" Q3/T4, Reverse | Active | 74AUP2G14GW,125 (9352 799 87125) | pK | 74AUP2G14GW |    | Always Pb-free | 0.0 | 3.29 | 3.04E8 | 1 | 1 |
- Low-power dual Schmitt trigger inverter 74AUP2G14GX
- Sorting through the low voltage logic maze 74LVC_H_245A_Q100
- Pin FMEA for AUP family 74AUP1T34GW-Q100
- PicoGate Logic footprints NX3L4684
- 電圧レベルシフタ 74AVC16245DGG-Q100
- Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
- ロジック製品セレクションガイド... 74LVC_H_245A_Q100
- Logic selection guide 2016 74LVC_H_245A_Q100
- MAR_SOT363 Topmark BSS84AKS
- aup2g14 IBIS model 74AUP2G14GW
- plastic surface-mounted package; 6 leads BSS84AKS
- Reflow_Soldering_Profile Wave_Soldering_Profile LPC1112FD20
- Reflow_Soldering_Profile Wave_Soldering_Profile LPC1112FD20
- Tape reel SMD; reversed product orientation 12NC ending 125 74LVC2G17_Q100
- 74LVC2G14
- BFU520Y
