74LVC1G11提供一个单路3输入与门。
输入可通过3.3 V或5 V器件进行驱动。该特性允许在混合3.3 V和5 V环境中使用该器件。
所有输入处的施密特触发器动作使电路高度容许较慢的输入上升和下降时间。
该器件完全适合使用IOFF的局部掉电应用。IOFF电路可禁用输出,防止掉电时破坏性回流电流通过该器件。
名称/描述 | Modified Date |
---|---|
Single 3-input AND gate (REV 8.0) PDF (201.0 kB) 74LVC1G11 [English] | 17 Sep 2015 |
名称/描述 | Modified Date |
---|---|
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English] | 13 Mar 2013 |
MicroPak soldering information (REV 2.0) PDF (245.0 kB) AN10343 [English] | 30 Dec 2010 |
名称/描述 | Modified Date |
---|---|
XSON6: extremely thin small outline package; no leads; 6 terminals; body 1.0 x 1.0 x 0.35 mm (REV 1.0) PDF (192.0 kB) SOT1202 [English] | 08 Feb 2016 |
名称/描述 | Modified Date |
---|---|
Reversed product orientation 12NC ending 132 (REV 2.0) PDF (92.0 kB) SOT1202_132 [English] | 04 Apr 2013 |
名称/描述 | Modified Date |
---|---|
MAR_SOT1202 Topmark (REV 1.0) PDF (49.0 kB) MAR_SOT1202 [English] | 03 Jun 2013 |
型号 | 状态 | Family | VCC (V) | 功能 | Logic switching levels | 说明 | 类型 | Output drive capability (mA) | Package version | tpd (ns) | fmax (MHz) | No of bits | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
74LVC1G11GS | Active | LVC | 1.65 - 5.5 | AND gates | CMOS / LVTTL | single 3-input AND gate | AND gates | +/- 32 | SOT1202 | 2.6 | 175 | 1 | low | -40~125 | 337 | 33.5 | 228 | XSON6 | 6 |