74LVC373ABQ: 八进制D型透明锁存器，具有5 V容压输入/输出；3态
74LVC373A由八个D型穿透锁存器组成，具有适用于每个锁存器的单独D型输入和适合总线应用的3态真正输出。锁存使能输入（针脚LE）和输出使能输入（针脚OE）为所有内部锁存器共用。
针脚LE为高电平时，D输入（针脚D0至D7）处的数据会输入锁存器。在这种情况下，锁存器是穿透的，即每当与锁存输出对应的D输入发生变化时，锁存输出就会随之变化。针脚LE为低电平时，锁存器存储针脚LE从高电平跃迁至低电平前的一个设置时间在D输入处出现的信息。
针脚OE为低电平时，八个锁存器的内容可在Q输出（针脚Q0至Q7）上获取。针脚OE为高电平时，输出转为高阻抗关断状态。输入引脚OE的操作不会影响锁存器的状态。
输入可通过3.3 V或5 V器件进行驱动。禁用时，可以向输出施加高达5.5 V的电压。这些特性允许将这些器件用作混合3.3 V和5 V应用中的转换器。
74LVC373A在功能上等同于74LVC573A，但针脚排列不同。
74LVC373ABQ: 产品结构框图
Outline 3d SOT764-1
数据手册 (1)
| 名称/描述 | Modified Date |
|---|---|
| Octal D-type transparent latch with 5 V tolerant inputs/outputs; 3-state (REV 3.0) PDF (145.0 kB) 74LVC373A [English] | 22 Nov 2012 |
应用说明 (6)
| 名称/描述 | Modified Date |
|---|---|
| Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
| Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English] | 13 Mar 2013 |
| A metastability primer (REV 1.0) PDF (40.0 kB) AN219 [English] | 13 Mar 2013 |
| Pin FMEA for LVC family (REV 1.0) PDF (44.0 kB) AN11009 [English] | 04 Feb 2011 |
| Power considerations when using CMOS and BiCMOS logic devices (REV 1.0) PDF (100.0 kB) AN263 [English] | 05 Feb 2002 |
| Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English] | 15 Sep 1995 |
选型工具指南 (2)
| 名称/描述 | Modified Date |
|---|---|
| ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
| Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
封装信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads; 20 terminals; body 2.5 x 4.5 x... (REV 1.0) PDF (190.0 kB) SOT764-1 [English] | 08 Feb 2016 |
包装 (1)
| 名称/描述 | Modified Date |
|---|---|
| DHVQFN20; Reel pack; SMD, 7" Q1/T1 Standard product orientation Orderable part number ending ,115 or... (REV 4.0) PDF (203.0 kB) SOT764-1_115 [English] | 23 Apr 2013 |
IBIS
- lvc373a IBIS model (REV 1.0) ibs LVC373A 4/7/2013
SPICE
- lvc Spice model (REV 1.0) ZIP LVC 5/7/2013
订购信息
| 型号 | 状态 | Family | 功能 | VCC (V) | 说明 | Logic switching levels | Package version | Output drive capability (mA) | tpd (ns) | No of bits | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74LVC373ABQ | Active | LVC | Latches/registered drivers | 1.2 - 3.6 | octal D-type transparent latch (3-state) | TTL | SOT764-1 | +/- 24 | 3 | 8 | low | -40~125 | 78 | 9.0 | 49 | DHVQFN20 | 20 |
封装环保信息
| 产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | EFR | IFR(FIT) | MTBF（小时） | MSL | MSL LF |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74LVC373ABQ | | SOT764-1 | Reel 7" Q1/T1 | Active | 74LVC373ABQ,115 (9352 750 55115) | LVC373A | 74LVC373ABQ |    | Always Pb-free | 123.8 | 3.87 | 2.58E8 | 1 | 1 |
- Sorting through the low voltage logic maze 74LVC_H_245A_Q100
- Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
- A metastability primer 74AHC573PW
- Pin FMEA for LVC family 74LVC1G123_Q100
- Power considerations when using CMOS and BiCMOS logic devices 74AHCT244PW
- Interfacing 3 Volt and 5 Volt Applications 74LVC377PW
- ロジック製品セレクションガイド... 74LVC_H_245A_Q100
- Logic selection guide 2016 74LVC_H_245A_Q100
- lvc373a IBIS model 74LVC373APW
- lvc Spice model 74LVC3G17GT
- plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads; 20 terminals; body 2.5 x 4.5 x... 74LVC_H_245A_Q100
- DHVQFN20; Reel pack; SMD, 7" Q1/T1 Standard product orientation Orderable part number ending ,115 or... 74LVC_H_245A_Q100
- 74LVC373A
- 74VHC_T_245
