

产品特性

- 高性能、低功耗的 8 位 AVR[®] 微处理器
- RISC 结构
 - 130 条指令 - 大多数指令执行时间为单个时钟周期
 - 32 个 8 位通用工作寄存器
 - 全静态工作
 - 工作于 16 MHz 时性能高达 16 MIPS
 - 只需两个时钟周期的硬件乘法器
- 非易失性程序和数据存储器
 - 8K 字节的系统内可编程 Flash
 - 擦写寿命：10,000 次
 - 具有独立锁定位的可选 Boot 代码区
 - 通过片上 Boot 程序实现系统内编程
 - 真正的同时读写操作
 - 512 字节的 EEPROM
 - 擦写寿命：100,000 次
 - 512 字节的片内 SRAM
 - 达到 64K 字节的可选外部存储器空间
 - 可以对锁定位进行编程以实现用户程序的加密
- 外设特点
 - 具有独立预分频器和比较器功能的 8 位定时器 / 计数器
 - 一个具有预分频器、比较功能和捕捉功能的 16 位定时器 / 计数器
 - 三通道 PWM
 - 可编程的串行 USART
 - 可工作于主机 / 从机模式的 SPI 串行接口
 - 具有独立片内振荡器的可编程看门狗定时器
 - 片内模拟比较器
- 特殊的处理器特点
 - 上电复位以及可编程的掉电检测
 - 片内经过标定的 RC 振荡器
 - 片内 / 片外中断源
 - 三种睡眠模式：空闲模式、掉电模式及 Standby 模式
- I/O 和封装
 - 35 个可编程的 I/O 口线
 - 40 引脚 PDIP 封装, 44 引脚 TQFP 封装, 44 引脚 PLCC 封装与 44 引脚 MLF 封装
- 工作电压：
 - ATmega8515L : 2.7 - 5.5V
 - ATmega8515 : 4.5 - 5.5V
- 速度等级
 - 0 - 8 MHz ATmega8515L
 - 0 - 16 MHz ATmega8515



具有 8KB 系统内
可编程 Flash 的
8 位 AVR[®] 微
控制器

ATmega8515
ATmega8515L

www.bdtic.com/ATMEL


本文是英文数据手册的中文翻译，其目的是方便中国用户的阅读。它无法自动跟随原稿的更新，同时也可能存在翻译上的错误。读者应该以英文原稿为参考以获得更准确的信息。

Rev. 2512F-AVR-12/03




引脚配置

Figure 1. ATmega8515 的引脚



www.BDTIC.com/ATMEL



NOTES:


1. MLCF bottom pad should be soldered to ground.
2. * NC = Do not connect (May be used in future devices)

综述

ATmega8515是基于增强的 AVR RISC 结构的低功耗 8 位 CMOS 微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega8515 的数据吞吐率高达 1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。

方框图

Figure 2. 结构框图



www.BDTIC.com/ATMEL

AVR 内核具有丰富的指令集和 32 个通用工作寄存器。所有的寄存器都直接与算逻单元 (ALU) 相连接, 使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率, 并且具有比普通的 CISC 微控制器最高至 10 倍的数据吞吐率。

ATmega8515 有如下特点: 8K 字节的系统内可编程 Flash (具有同时读写的能力, 即 RWW), 512 字节 EEPROM, 512 字节 SRAM, 一个外部存储器接口, 35 个通用 I/O 口线, 32 个通用工作寄存器, 两个具有比较模式的灵活的定时器/计数器 (T/C), 片内/外中断, 可编程串行 USART, 具有片内振荡器的可编程看门狗定时器, 一个 SPI 串行端口, 以及三个可以通过软件进行选择的省电模式。工作于空闲模式时 CPU 停止工作, 而 SRAM、T/C、SPI 端口以及中断系统继续工作; 掉电模式时晶体振荡器停止振荡, 所有功能除了中断和硬件复位之外都停止工作; Standby 模式下只有晶体或谐振振荡器运行, 其余功能模块处于休眠状态, 使得器件只消耗极少的电流, 同时具有快速启动能力。

本芯片是以 Atmel 高密度非易失性存储器技术生产的。片内 ISP Flash 允许程序存储器通过 ISP 串行接口, 或者通用编程器进行编程, 也可以通过运行于 AVR 内核之中的引导程序进行编程。引导程序可以使用任意接口将应用程序下载到应用 Flash 存储区 (Application Flash Memory)。在更新应用 Flash 存储区时引导 Flash 区 (Boot Flash Memory) 的程序继续运行, 实现了 RWW 操作。通过将 8 位 RISC CPU 与系统内可编程的 Flash 集成在一个芯片内, ATmega8515 成为一个功能强大的单片机, 为许多嵌入式控制应用提供了灵活而低成本解决方案。

ATmega8515 具有一整套的编程与系统开发工具, 包括: C 语言编译器、宏汇编、程序调试器 / 软件仿真器、仿真器及评估板。

声明

本数据手册的典型值来源于对器件的仿真, 以及其他基于相同生产工艺的 AVR 微控制器的标定特性。本器件经过特性化之后将给出实际的最大值和最小值。

AT90S4414/8515 与 ATmega8515 兼容性

ATmega8515 除有 AT90S4414/8515 的所有特性外, 还有一些新的特性。ATmega8515 基本上对 AT90S4414/8515 向下兼容。但两者间还会存在不兼容的问题。可通过对 AT90S4414/8515 的 S8515C 熔丝位编程, 选择兼容模式来解决该问题, ATmega8515 引脚与 AT90S4414/8515 引脚 100% 兼容, 也可在电路印刷板上替换 AT90S4414/8515, 但二者的熔丝位位置及电气特性间存在差异。

AT90S4414/8515 兼容模式

对 S8515C 熔丝位编程会改变下列功能:

- 改变看门狗溢出周期的时序禁用, 详见 P49“改变看门狗定时器配置的时间序列”。
- USART 接收寄存器的双缓冲器被禁用, 详见 P127“AVR USART 和 AVR UART – 兼容性”。
- PORTE(2:1) 将设为输出, 而 PORTE0 会设为输入。

引脚说明

VCC	数字电路的电源
GND	地
端口 A(PA7..PA0)	<p>端口 A 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 A 处于高阻状态。</p> <p>端口 A 的其他功能见 P63。</p>
端口 B(PB7..PB0)	<p>端口 B 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 B 处于高阻状态。</p> <p>端口 B 的其他功能见 P63。</p>
端口 C(PC7..PC0)	<p>端口 C 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 C 处于高阻状态。</p>
端口 D(PD7..PD0)	<p>端口 D 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 D 处于高阻状态。</p> <p>端口 D 的其他功能见 P68。</p>
端口 E(PE2..PE0)	<p>端口 E 为 3 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 E 处于高阻状态。</p> <p>端口 E 的其他功能见 P70。</p>
$\overline{\text{RESET}}$	复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。门限时间见 P42Table 18。持续时间小于门限时间的脉冲不能保证可靠复位。
XTAL1	反向振荡放大器与片内时钟操作电路的输入端。
XTAL2	反向振荡放大器的输出端。

代码例子

本数据手册包含了一些简单的代码例子以说明如何使用芯片各个不同的功能模块。这些例子都假定在编译之前已经包含了正确的头文件。有些 C 编译器在头文件里并没有包含位定义，而且各个 C 编译器对中断处理有自己不同的处理方式。请注意查阅相关文档以获取具体的信息。


AVR CPU 内核

介绍

本节从总体上讨论 AVR 内核的结构。CPU 的主要任务是保证程序的正确执行。因此它必须能够访问存储器、执行运算、控制外设以及处理中断。

结构综述

Figure 3. AVR 结构的方框图



为了获得最高的性能以及并行性，AVR 采用了 Harvard 结构，具有独立的数据和程序总线。程序存储器里的指令通过一级流水线运行。CPU 在执行一条指令的同时读取下一条指令（在本文称为预取）。这个概念实现了指令的单时钟周期运行。程序存储器是可以在线编程的 Flash。

快速访问寄存器文件包括 32 个 8 位通用工作寄存器，访问时间为一个时钟周期。从而实现了单时钟周期的 ALU 操作。在典型的 ALU 操作中，两个位于寄存器文件中的操作数同时被访问，然后执行运算，结果再被送回到寄存器文件。整个过程仅需一个时钟周期。

寄存器文件里有 6 个寄存器可以用作 3 个 16 位的间接寻址寄存器指针以寻址数据空间，实现高效的地址运算。其中一个指针还可以作为程序存储器查询表的地址指针。这些附加的功能寄存器即为 16 位的 X、Y、Z 寄存器。

ALU 支持寄存器之间以及寄存器和常数之间的算术和逻辑运算。ALU 也可以执行单寄存器操作。运算完成之后状态寄存器的内容得到更新以反映操作结果。

程序流程通过有 / 无条件的跳转指令和调用指令来控制，从而直接寻址整个地址空间。大多数指令长度为 16 位，亦即每个程序存储器地址都包含一条 16 位或 32 位的指令。

程序存储器空间分为两个区：引导程序区 (Boot 区) 和应用程序区。这两个区都有专门的锁定位以实现读和读 / 写保护。用于写应用程序区的 SPM 指令必须位于引导程序区。

在中断和调用子程序时返回地址的程序计数器 (PC) 保存于堆栈之中。堆栈位于通用数据 SRAM，因此其深度仅受限于 SRAM 的大小。在复位例程里用户首先要初始化堆栈指针 SP。这个指针位于 I/O 空间，可以进行读写访问。数据 SRAM 可以通过 5 种不同的寻址模式进行访问。

AVR 存储器空间为线性的平面结构。

AVR 有一个灵活的中断模块。控制寄存器位于 I/O 空间。状态寄存器里有全局中断使能位。每个中断在中断向量表里都有独立的中断向量。各个中断的优先级与其在中断向量表的位置有关，中断向量地址越低，优先级越高。

I/O 存储器空间包含 64 个可以直接寻址的地址，作为 CPU 外设的控制寄存器、SPI，以及其他 I/O 功能。映射到数据空间即为寄存器文件之后的地址 0x20 - 0x5F。

ALU - 算术逻辑单元

AVR ALU 与 32 个通用工作寄存器直接相连。寄存器与寄存器之间、寄存器与立即数之间的 ALU 运算只需要一个时钟周期。ALU 操作分为 3 类：算术、逻辑和位操作。此外还提供了支持无 / 有符号数和分数乘法的乘法器。具体请参见指令集。

www.BDTIC.com/ATMEL

状态寄存器

状态寄存器包含了最近执行的算术指令的结果信息。这些信息可以用来改变程序流程以实现条件操作。如指令集所述，所有 ALU 运算都将影响状态寄存器的内容。这样，在许多情况下就不需要专门的比较指令了，从而使系统运行更快速，代码效率更高。

在进入中断服务程序时状态寄存器不会自动保存，中断返回时也不会自动恢复。这些工作需要软件来处理。

AVR 中断寄存器 SREG 定义如下：

Bit	7	6	5	4	3	2	1	0	
	I	T	H	S	V	N	Z	C	SREG
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 7 – I: 全局中断使能**

I 置位时使能全局中断。单独的中断使能由其他独立的控制寄存器控制。如果 I 清零，则不论单独中断标志置位与否，都不会产生中断。任意一个中断发生后 I 清零，而执行 RETI 指令后 I 恢复置位以使能中断。I 也可以通过 SEI 和 CLI 指令来置位和清零。

- **Bit 6 – T: 位拷贝存储**

位拷贝指令 BLD 和 BST 利用 T 作为目的或源地址。BST 把寄存器的某一位拷贝到 T，而 BLD 把 T 拷贝到寄存器的某一位。

- **Bit 5 – H: 半进位标志**

半进位标志 H 表示算术操作发生了半进位。此标志对于 BCD 运算非常有用。详见指令集の説明。

- **Bit 4 – S: 符号位, $S = N \oplus V$**

S 为负数标志 N 与 2 的补码溢出标志 V 的异或。详见指令集の説明。

www.BDTIC.com/ATMEL

- **Bit 3 – V: 2 的补码溢出标志**

支持 2 的补码运算。详见指令集の説明。

- **Bit 2 – N: 负数标志**

表明算术或逻辑操作结果为负。详见指令集の説明。

- **Bit 1 – Z: 零标志**

表明算术或逻辑操作结果为零。详见指令集の説明。

- **Bit 0 – C: 进位标志**

表明算术或逻辑操作发生了进位。详见指令集の説明。


通用寄存器文件

寄存器文件针对 AVR 增强型 RISC 指令集做了优化。为了获得需要的性能和灵活性，寄存器文件支持以下的输入 / 输出方案：

- 输出一个 8 位操作数，输入一个 8 位结果
- 输出两个 8 位操作数，输入一个 8 位结果
- 输出两个 8 位操作数，输入一个 16 位结果
- 输出一个 16 位操作数，输入一个 16 位结果

Figure 4 为 CPU 32 个通用工作寄存器的结构。

Figure 4. AVR CPU 通用工作寄存器



通用 工作 寄存器	R2	\$02	
	...		
	R13	\$0D	
	R14	\$0E	
	R15	\$0F	
	R16	\$10	
	R17	\$11	
	...		
	R26	\$1A	X 寄存器, 低字节
	R27	\$1B	X 寄存器, 高字节
	R28	\$1C	Y 寄存器, 低字节
	R29	\$1D	Y 寄存器, 高字节
	R30	\$1E	Z 寄存器, 低字节
	R31	\$1F	Z 寄存器, 高字节

大多数操作寄存器文件的指令都可以直接访问所有的寄存器，而且多数这样的指令的执行时间为单个时钟周期。


如 Figure 4 所示，每个寄存器都有一个数据内存地址，将他们直接映射到用户数据空间的头 32 个地址。虽然寄存器文件的物理实现不是 SRAM，这种内存组织方式在访问寄存器方面具有极大的灵活性，因为 X、Y、Z 寄存器可以设置为指向任意寄存器的指针。

www.BDTIC.com/ATMEL

X、Y、Z 寄存器

寄存器 R26..R31 除了用作通用寄存器外，还可以作为数据间接寻址用的地址指针。这三个间接寻址寄存器示于 Figure 5。

Figure 5. X、Y、Z 寄存器



在不同的寻址模式中，这些地址寄存器可以实现固定偏移量，自动加一和自动减一功能。具体细节请参见指令集。

堆栈指针

堆栈指针主要用来保存临时数据、局部变量和中断 / 子程序的返回地址。堆栈指针总是指向堆栈的顶部。要注意 AVR 的堆栈是向下生长的，即新数据推入堆栈时，堆栈指针的数值将减小。

堆栈指针指向数据 SRAM 堆栈区。在此聚集了子程序堆栈和中断堆栈。调用子程序和使能中断之前必须定义堆栈空间，且堆栈指针必须指向高于 0x60 的地址空间。使用 PUSH 指令将数据推入堆栈时指针减二；而子程序或中断返回地址推入堆栈时指针将减二。使用 POP 指令将数据弹出堆栈时，堆栈指针加一；而用 RET 或 RETI 指令从子程序或中断返回时堆栈指针加二。

AVR 的堆栈指针由 I/O 空间中的两个 8 位寄存器实现。实际使用的位数与具体器件有关。请注意某些 AVR 器件的数据区太小，用 SPL 就足够了。此时将不给出 SPH 寄存器。

Bit	15	14	13	12	11	10	9	8	
	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	SPH
	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	
	0	0	0	0	0	0	0	0	

指令执行时序

这一节介绍指令执行过程中的访问时序。AVR CPU 由系统时钟 clk_{CPU} 驱动。此时钟直接来自选定的时钟源。芯片内部不对此时钟进行分频。

Figure 6 说明了由 Harvard 结构决定的并行取指和指令执行，以及可以进行快速访问的寄存器文件的概念。这是一个基本的流水线概念，性能高达 1 MIPS/MHz，具有优良的性价比、功能 / 时钟比、功能 / 功耗比。

Figure 6. 并行取指和指令执行





Figure 7 演示的是寄存器文件内部访问时序。在一个时钟周期里，ALU 可以同时两个寄存器操作数进行操作，同时将结果保存到目的寄存器中去。

Figure 7. 单时钟周期 ALU 操作



www.BDTIC.com/ATMEL

复位与中断处理

AVR 有不同的中断源。每个中断和复位在程序空间都有独立的中断向量。所有的中断事件都有自己的使能位。当使能位置位，且状态寄存器的全局中断使能位 I 也置位时，中断可以发生。根据程序计数器 PC 的不同，在引导锁定位 BLB02 或 BLB12 被编程的情况下，中断可能被自动禁止。这个特性提高了软件的安全性。详见 P169“存储器编程”的描述。

程序存储区的最低地址缺省为复位向量和中断向量。完整的向量列表请参见 P50“中断”。列表也决定了不同中断的优先级。向量所在的地址越低，优先级越高。RESET 具有最高的优先级，第二个为 INT0 – 外部中断请求 0。通过置位 MCU 控制寄存器 (MCUCR) 的 IVSEL，中断向量可以移至引导 Flash 的起始处。编程熔丝位 BOOTRST 也可以将复位向量移至引导 Flash 的起始处。具体参见 P156“支持引导装入程序 – 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力”。

任一中断发生时全局中断使能位 I 被清零，从而禁止了所有其他的中断。用户软件可以在中断程序里置位 I 来实现中断嵌套。此时所有的中断都可以中断当前的中断服务程序。执行 RETI 指令后 I 自动置位。

从根本上说有两种类型的中断。第一种由事件触发并置位中断标志。对于这些中断，程序计数器跳转到实际的中断向量以执行中断处理程序，同时硬件将清除相应的中断标志。中断标志也可以通过对其写“1”的方式来清除。当中断发生后，如果相应的中断使能位为“0”，则中断标志位置位，并一直保持到中断执行，或者被软件清除。类似的，如果全局中断标志被清零，则所有已发生的中断都不会被执行，直到 I 置位。然后挂起的各个中断按中断优先级依次执行。

第二种类型的中断则是只要中断条件满足，就会一直触发。这些中断不需要中断标志。若中断条件在中断使能之前就消失了，中断不会被触发。

AVR 退出中断后总是回到主程序并至少执行一条指令才可以去执行其他被挂起的中断。要注意的是，进入中断服务程序时状态寄存器不会自动保存，中断返回时也不会自动恢复。这些工作必须由用户通过软件来完成。

使用 CLI 指令来禁止中断时，中断禁止立即生效。没有中断可以在执行 CLI 指令后发生，即使它是在执行 CLI 指令的同时发生的。下面的例子说明了如何在写 EEPROM 时使用这个指令来防止中断发生以避免对 EEPROM 内容的破坏。

汇编代码例程

```
in r16, SREG      ; 保存 SREG
cli              ; 禁止中断
sbi EECR, EEMWE  ; 启动 EEPROM 写操作
sbi EECR, EEWE
out SREG, r16    ; 恢复 SREG (I 位)
```

C 代码例程

```
char cSREG;
cSREG = SREG; /* 保存 SREG */
/* 禁止中断 */
_cli();
EECR |= (1<<EEMWE); /* 启动 EEPROM 写操作 */
EECR |= (1<<EEWE);
SREG = cSREG; /* 恢复 SREG (I 位) */
```

www.BDTIC.com/ATMEL

使用 SEI 指令使能中断时，紧跟其后的第一条指令在执行任何中断之前一定会首先得到执行。

汇编代码例程

```
sei ; 置位全局中断使能标志
sleep ; 进入休眠模式，等待中断发生
; 注意：在执行任何被挂起的中断之前 MCU 将首先进入休眠模式
```

C 代码例程

```
_SEI(); /* 置位全局中断使能标志 */
_SLEEP(); /* 进入休眠模式，等待中断发生 */
/* 注意：在执行任何被挂起的中断之前 MCU 将首先进入休眠模式 */
```

中断响应时间

AVR 中断响应时间最少为 4 个时钟周期。4 个时钟周期后，程序跳转到实际的中断处理例程。在这 4 个时钟周期期间 PC 自动入栈。在通常情况下，中断向量为一个跳转指令，此跳转需要 3 个时钟周期。如果中断在一个多时钟周期指令执行期间发生，则在此多周期指令执行完毕后 MCU 才会执行中断程序。若中断发生时 MCU 处于休眠模式，中断响应时间还需增加 4 个时钟周期。此外还要考虑到不同的休眠模式所需要的启动时间。这个时间不包括在前面提到的时钟周期里。

中断返回需要 4 个时钟。在此期间 PC(两个字节) 将被弹出栈，堆栈指针加二，状态寄存器 SREG 的 I 置位。

www.BDTIC.com/ATMEL

AVR ATmega8515 存储器

本节讲述 ATmega8515 的存储器。AVR 结构具有两个主要的存储器空间：数据存储器空间和程序存储器空间。此外，ATmega8515 还有 EEPROM 存储器以保存数据。这三个存储器空间都为线性的平面结构。

系统内可编程的 Flash 程序存储器


ATmega8515 具有 8K 字节的在线编程 Flash，用于存放程序指令代码。因为所有的 AVR 指令为 16 位或 32 位，故而 Flash 组织成 4K x 16 位的形式。用户程序的安全性要根据 Flash 程序存储器的两个区：引导 (Boot) 程序区和应用程序区，分开来考虑。

Flash 存储器至少可以擦写 10,000 次。ATmega8515 的程序计数器 (PC) 为 12 位，因此可以寻址 4K 字的程序存储器空间。引导程序区以及相关的软件安全锁定位请参见 P156“支持引导装入程序 – 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力”，而 P169“存储器编程”详述了用 SPI 接口实现对 Flash 的串行下载。

常数可以保存于整个程序存储器地址空间 (参考 LPM 加载程序存储器指令的说明)。

取指与执行时序图请参见 P10“指令执行时序”。

Figure 8. 程序存储器



SRAM 数据存储器

Figure 9 给出了 ATmega8515 SRAM 空间的组织结构。

前 608 个数据存储器包括了寄存器文件、I/O 存储器及内部数据 SRAM。起始的 96 个地址为寄存器文件与 I/O 存储器，接着是 512 字节的内部数据 SRAM。

ATmega8515 还可以访问直到 64K 的外部数据 SRAM。其起始紧跟在内部 SRAM 之后。在普通模式下，寄存器文件、I/O 存储器、扩展的 I/O 存储器以及内部数据 SRAM 占据了低 608 字节。因此，在使用外部存储器时普通模式只能有 64928 字节。具体请参见 P22“外部存储器接口”。

当访问 SRAM 的地址超出内部 SRAM 的地址时，MCU 将对外部 SRAM 寻址（指令相同）。访问内部 SRAM 时读/写锁存信号 (PD7 和 PD6) 无效。若要访问外部 SRAM，必须置位 MCUCR 的 SRE。

访问外部 SRAM 比访问内部的多一个时钟周期，这意味着 LD、ST、LDS、STS、LDD、STD、PUSH 和 POP 指令将多一个时钟周期。如果堆栈放置于外部 SRAM，则中断和函数调用将花费额外的三个时钟周期。如果外部 SRAM 接口使用了 1、2、3 个等待周期，则访问周期将相应变为 2、3、4 个时钟周期；中断和子程序调用的开销则变为 5、7、9 个时钟周期。

数据寻址模式分为 5 种：直接寻址，带偏移量的间接寻址，间接寻址，预减的间接寻址，以及后加的间接寻址。寄存器 R26 到 R31 为间接寻址的指针寄存器。

直接寻址的范围为整个数据空间。


带偏移量的间接寻址模式寻址到 Y、Z 指针给定地址附近的 63 个地址。

带预减和后加的间接寻址模式要用到 X、Y、Z 指针。

32 个通用寄存器，64 个 I/O 寄存器，512 字节的 SRAM 可以被所有的寻址模式所访问。寄存器文件说明见 P8“通用寄存器文件”。

www.BDTIC.com/ATMEL

Figure 9. 数据存储




www.BDTIC.com/ATMEL

数据存储访问时间

本节说明访问内部存储器的时序。如 Figure 10 所示，内部数据 SRAM 访问时间为两个 clk_{CPU} 时钟。

Figure 10. 片上 SRAM 存取周期



EEPROM 数据存储器

ATmega8515 包含 512 字节的 EEPROM 数据存储器。它是作为一个独立的数据空间而存在的，可以按字节读写。EEPROM 的寿命至少为 100,000 次擦除周期。EEPROM 的访问由地址寄存器、数据寄存器和控制寄存器决定。

P169“存储器编程”给出通过 SPI 或并行编程模式对 EEPROM 编程。

EEPROM 读 / 写访问

EEPROM 的访问寄存器位于 I/O 空间。

EEPROM 的写访问时间由 Table 1 给出。自定时功能可以让用户软件监测何时可以开始写下一字节。用户操作 EEPROM 需要注意如下问题：在电源滤波时间常数比较大的电路中，上电 / 下电时 V_{CC} 上升 / 下降速度会比较慢。此时 CPU 可能工作于低于晶振所要求的电源电压。请参见 P21“防止 EEPROM 数据丢失”以避免出现 EEPROM 数据丢失的问题。

为了防止无意识的 EEPROM 写操作，需要执行一个特定的写时序。具体参看 EEPROM 控制寄存器的内容。

执行 EEPROM 读操作时，CPU 会停止工作 4 个周期，然后再执行后续指令；执行 EEPROM 写操作时，CPU 会停止工作 2 个周期，然后再执行后续指令。

EEPROM 地址寄存器 - EEARH 和 EEARL

Bit	15	14	13	12	11	10	9	8	
	-	-	-	-	-	-	-	EEAR8	EEARH
	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
读 / 写	R	R	R	R	R	R	R	R/W	
初始值	0	0	0	0	0	0	0	X	
	X	X	X	X	X	X	X	X	

www.BDTIC.com/ATMEL

• Bits 15..9 – Res: 保留位，读操作返回值为零。

• Bits 8..0 – EEAR8..0: EEPROM 地址

EEPROM 地址寄存器 – EEARH 和 EEARL 指定了 512 字节的 EEPROM 空间。EEPROM 地址是线性的，从 0 到 511。EEAR 的初始值没有定义。在访问 EEPROM 之前必须为其赋予正确的数据。

EEPROM 数据寄存器 - EEDR

Bit	7	6	5	4	3	2	1	0	
	MSB							LSB	EEDR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bits 7..0 – EEDR7.0: EEPROM 数据

对于 EEPROM 写操作，EEDR 是需要写到 EEAR 单元的数据；对于读操作，EEDR 是从地址 EEAR 读取的数据。

EEPROM 控制寄存器 - EECR

Bit	7	6	5	4	3	2	1	0	
	-	-	-	-	EERIE	EEMWE	EEWE	EERE	EECR
读 / 写	R	R	R	R	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	X	0	

• Bits 7..4 – Res: 保留

保留位，读操作返回值为零。

• Bit 3 – EERIE: EEPROM 准备好中断使能

若 SREG 的 I 为 "1"，则置位 EERIE 将使能 EEPROM 准备好中断。清零 EERIE 则禁止此中断。当 EEWE 清零时 EEPROM 准备好中断即可发生。

• Bit 2 – EEMWE: EEPROM 主机写使能

EEMWE 决定了 EEWE 置位是否可以启动 EEPROM 写操作。当 EEMWE 为 "1" 时，在 4 个时钟周期内置位 EEWE 将把数据写入 EEPROM 的指定地址；若 EEMWE 为 "0"，则操作 EEWE 不起作用。EEMWE 置位后 4 个周期，硬件对其清零。见 EEPROM 写过程中对 EEWE 位的描述。

www.BDTIC.com/ATMEL

• Bit 1 – EEWE: EEPROM 写使能

EEWE 为 EEPROM 写操作的使能信号。当 EEPROM 数据和地址设置好之后，需置位 EEWE 以便将数据写入 EEPROM。此时 EEMWE 必须置位，否则 EEPROM 写操作将不会发生。写时序如下（第 3 步和第 4 步的次序并不重要）：

1. 等待 EEWE 位变为零
2. 等待 SPMCSR 中的 SPMEN 位变为零
3. 将新的 EEPROM 地址写入 EEAR(可选)
4. 将新的 EEPROM 数据写入 EEDR(可选)
5. 对 EECR 寄存器的 EEMWE 写 "1"，同时清零 EEWE
6. 在置位 EEMWE 的 4 个周期内，置位 EEWE

在 CPU 写 Flash 存储器的时候不能对 EEPROM 进行编程。在启动 EEPROM 写操作之前软件必须检查 Flash 写操作是否已经完成。步骤 (2) 仅在软件包含引导程序并允许 CPU 对 Flash 进行编程时才有用。如果 CPU 永远都不会写 Flash，步骤 (2) 可省略。请参见 P156“支持引导装入程序 – 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力”。

注意：如果在步骤 5 和 6 之间发生了中断，写操作将失败。因为此时 EEPROM 写使能操作将超时。如果一个操作 EEPROM 的中断打断了另一个 EEPROM 操作，EEAR 或 EEDR 寄存器可能被修改，引起 EEPROM 操作失败。建议此时关闭全局中断标志 I。

经过写访问时间之后，EEWE 硬件清零。用户可以凭借这一位判断写时序是否已经完成。EEWE 置位后，CPU 要停止两个时钟周期才会运行下一条指令。

• Bit 0 – EERE: EEPROM 读使能

EERE为EEPROM读操作的使能信号。当EEPROM地址设置好之后，需置位EERE以便将数据读入 EEAR。EEPROM 数据的读取只需要一条指令，且无需等待。读取 EEPROM 后 CPU 要停止 4 个时钟周期才可以执行下一条指令。

用户在读取 EEPROM 时应该检测 EEW。如果一个写操作正在进行，就无法读取 EEPROM，也无法改变寄存器 EEAR。

经过校准的片内振荡器用于 EEPROM 定时。Table 1 为 CPU 访问 EEPROM 的典型时间。

Table 1. EEPROM 编程时间

符号	校准的 RC 振荡器周期数 ⁽¹⁾	典型的编程时间
EEPROM 写操作 (CPU)	8448	8.5 ms

Note: 1. 使用时钟频率为 1 MHz，不倚赖 CKSEL 熔丝位的设置。

下面的代码分别用汇编和 C 函数说明如何实现 EEPROM 的写操作。在此假设中断不会在执行这些函数的过程当中发生。同时还假设软件没有 Boot Loader。若 Boot Loader 存在，则 EEPROM 写函数还需要等待正在运行的 SPM 命令的结束。

汇编代码例程

```

EEPROM_write:
    ; 等待上一次写操作结束
    sbic EECR,EEWE
    rjmp EEPROM_write
    ; 设置地址寄存器 (r18:r17)
    out EEAR, r18
    out EEARL, r17
    ; 将数据写入数据寄存器 (r16)
    out EEDR,r16
    ; 置位 EEMWE
    sbi EECR,EEMWE
    ; 置位 EEW 以启动写操作
    sbi EECR,EEWE
    ret
    
```

C 代码例程

```

void EEPROM_write(unsigned int uiAddress, unsigned char ucData)
{
    /* 等待上一次写操作结束 */
    while(EECR & (1<<EEWE))
        ;
    /* 设置地址和数据寄存器 */
    EEAR = uiAddress;
    EEDR = ucData;
    /* 置位 EEMWE */
    EECR |= (1<<EEMWE);
    /* 置位 EEW 以启动写操作 */
    EECR |= (1<<EEWE);
}
    
```

www.BDTIC.com/ATMEL

下面的例子说明如何用汇编和 C 函数来读取 EEPROM，在此假设中断不会在执行这些函数的过程当中发生。

汇编代码例程

```
EEPROM_read:
    ; 等待上一次写操作结束
    sbic EECR,EEWE
    rjmp EEPROM_read
    ; 设置地址寄存器 (r18:r17)
    out  EEARH, r18
    out  EEARL, r17
    ; 设置EERE 以启动读操作
    sbi  EECR,EERE
    ; 自数据寄存器读取数据
    in   r16,EEDR
    ret
```

C 代码例程

```
unsigned char EEPROM_read(unsigned int uiAddress)
{
    /* 等待上一次写操作结束 */
    while(EECR & (1<<EEWE))
        ;
    /* 设置地址寄存器 */
    EEAR = uiAddress;
    /* 设置EERE 以启动读操作 */
    EECR |= (1<<EERE);
    /* 自数据寄存器返回数据 */
    return EEDR;
}
```

www.BDTIC.com/ATMEL

在掉电休眠模式下的 EEPROM 写操作

若程序执行掉电指令时 EEPROM 的写操作正在进行，EEPROM 的写操作将继续，并在指定的写访问时间之前完成。但写操作结束后，振荡器还将继续运行，单片机并非处于完全的掉电模式。因此在执行掉电指令之前应结束 EEPROM 的写操作。

防止 EEPROM 数据丢失

若电源电压过低，CPU 和 EEPROM 有可能工作不正常，造成 EEPROM 数据的毁坏（丢失）。这种情况在使用独立的 EEPROM 器件时也会遇到。因而需要使用相同的保护方案。

由于电压过低造成 EEPROM 数据损坏有两种可能：一是电压低于 EEPROM 写操作所需要的最低电压；二是 CPU 本身已经无法正常工作。

EEPROM 数据损坏的问题可以通过以下方法解决：

当电压过低时保持 AVR RESET 信号为低。这可以通过使能芯片的掉电检测电路 BOD 来实现。如果 BOD 电平无法满足要求则可以使用外部复位电路。若写操作过程当中发生了复位，只要电压足够高，写操作仍将正常结束。

I/O 存储器

ATmega8515 的 I/O 空间定义见 P228“寄存器概述”。

ATmega8515 所有的 I/O 及外设都被放置于 I/O 空间。所有的 I/O 位置都可以通过 IN 与 OUT 指令来访问，在 32 个通用工作寄存器和 I/O 之间传输数据。地址为 0x00 - 0x1F 的 I/O 寄存器还可用 SBI 和 CBI 指令直接进行位寻址，而 SBIS 和 SBIC 则用来检查某一位的值。更多内容请参见指令集。使用 IN 和 OUT 指令时地址必须在 0x00 - 0x3F 之间。如果要象 SRAM 一样通过 LD 和 ST 指令访问 I/O 寄存器，相应的地址要加上 0x20。

为了与后续产品兼容，保留未用的未应写 "0"，而保留的 I/O 寄存器则不应进行写操作。

一些状态标志位的清除是通过写 "1" 来实现的。要注意的是，与其他大多数 AVR 不同，CBI 和 SBI 指令只能对某些特定的位进行操作，因而可以用于包含这些状态标志的寄存器。CBI 与 SBI 指令只对 0x00 到 0x1F 的寄存器有效。

I/O 和外设控制寄存器在后续其他章节进行介绍。

www.BDTIC.com/ATMEL

外部存储器接口


由于外部存储器接口所提供的特性，此接口非常适合于与存储器器件互连，如外部 SRAM 和 Flash，LCD，A/D，D/A，等等。其主要特点为：

- 四个不同的等待状态设置 (包括无等待状态)
- t 不同的外部存储器可以设置不同的等待状态
- t 地址高字节的位数可以有选择地确定
- 数据线具有总线保持功能以降低功耗 (可选)

综述

使能外部存储器 (XMEM) 时，可以使用专门的外部存储器引脚 (参见 P2Figure 1，P62Table 26，P65Table 32 和 P70Table 38)。存储器配置如 Figure 11 所示。

Figure 11. 可分区选择的外部存储器



使用外部存储器接口

接口包括：

- AD7:0：多工的地址总线 and 数据总线
- A15:8：高位地址总线 (位数可配置)
- ALE：地址锁存使能
- \overline{RD} ：读锁存信号
- \overline{WR} ：写使能信号

外部存储器接口控制位于 3 个寄存器当中，MCU 控制寄存器 – MCUCR、扩展 MCU 控制寄存器 – EMCUCR 以及特殊功能 IO 寄存器 – SFIOR。

使能 XMEM 接口后，XMEM 接口数据方向寄存器按照接口要求配置，详见 P55“I/O 端口”。XMEM 接口将自动检测当前访问的是内部存储器还是外部存储器。如果访问的是外部存储器，XMEM 接口按照 Figure 13（此图没有等待周期）输出地址，数据和控制信号。当 ALE 产生由高电平到低电平的变化时，AD7:0 出现有效的地址。数据传输过程中 ALE 保持为低。使能 XMEM 接口之后，即使访问内部存储器也会在地址线，数据线和 ALE 引脚产生动作，但是 \overline{RD} 和 \overline{WR} 信号不会发生变化。禁止外部存储器接口之后，相关引脚就可以使用正常的引脚数据方向设置了。要注意的是，XMEM 接口禁止后内部 SRAM 地址以上的存储器不会映射为内部 SRAM。Figure 12 说明了如何利用一个 8 位锁存器将外部 SRAM 连接到 AVR。


地址锁存要求

由于 XRAM 接口的工作速度很高，当系统的工作条件高于 8 MHz @ 4V 和 4 MHz @ 2.7V 时要注意小心选择地址锁存器。此时典型的老式 74HC 系列锁存器已经无法满足要求了。XRAM 接口与 74AHC 系列的锁存器相兼容。当然，其他满足时序要求的锁存器也是可以使用的。地址锁存器的主要参数为：

- D 到 Q 的传输延迟 (t_{PD})
- 在 G 拉低之前的数据建立时间 (t_{SU})
- G 拉低之后的数据（地址）保持时间 (t_{TH})

XRAM 接口的设计出发点是保证 G 拉低之后地址信号保持时间最少为 $t_h = 5 \text{ ns}$ 。具体请参考 Table 98~P193Table 105 中的参数 t_{LAXX_LD}/t_{LLAXX_ST} 。计算外部器件的访问时间要求时必须考虑 D 到 Q 的传输延迟 t_{PD} 。而 G 拉低之前的数据建立时间 t_{SU} 决不能大于地址有效到 ALE 拉低的时间 (t_{AVLLC}) 减去 PCB 的线路延迟时间（与负载电容有关）。

Figure 12. 与 AVR 连接的外部 SRAM



上拉和总线保持

PORT 写“1”时使能 AD7:0 的上拉电阻。为了减少睡眠时的功耗，建议在进入睡眠模式之前对 PORT 写“0”以禁止上拉电阻。

XMEM 接口还提供了 AD7:0 的总线保持功能。总线保持可以由软件禁用与使能，如 P27“特殊功能 IO 寄存器 – SFIOR”所述。使能时总线保持器将保持 AD7:0 的前一个数据，同时 XMEM 接口使 AD7:0 总线处于三态。


时序

外部存储器器件有不同的时序要求。为了满足这些要求，ATmega8515 XMEM 接口提供了 4 种不同的等待状态，如 Table 3 所示。在选择等待状态之前首先要考虑外部存储器器件的时序要求。相对于 ATmega8515 的信号建立要求，最重要的参数是存储器访问时间。外部寄存器的访问时间为接收到片选 / 地址信号直到这个地址的数据出现在总线上的时间间隔。这个访问时间不能大于 ALE 拉低到数据稳定的时间（参见 Table 98 到 P193Table 105 $t_{LLRL} + t_{RLRH} - t_{DVRH}$ ）。软件可以设置不同的等待状态。而且可以将外部存储器空间分为两个区，每个区具有独立的等待状态。从而可以将两个具有不同时序要求的存储器

件同时连接到 XMEM 接口。。具体的 XMEM 接口时序请参见 Figure 89 到 Figure 92 及 Table 98 到 Table 105。

要注意 XMEM 接口是异步的，所有的波形都与内部系统时钟有关。由于内部时钟和外部时钟 (XTAL1) 的相位差与温度和工作电压有关，因此 XMEM 接口不适合于同步操作。

Figure 13. 无等待状态的外部数据存储单元访问周期 (SRWn1=0, SRWn0 = 0)⁽¹⁾




Note: 1. SRWn1 = SRW11 (高地址存储器区)或SRW01 (低地址存储器区), SRWn0 = SRW10 (高地址存储器区)或SRW00 (低地址存储器区)。

T1 中的 ALE 脉冲仅在下一个指令访问 RAM(内部的或是外部的)时才会出现。

www.BDTIC.com/ATMEL


Figure 14. SRWn1 = 0 及 SRWn0 = 1⁽¹⁾ 时的外部数据存储单元访问周期



Note: 1. SRWn1 = SRW11 (高地址存储器区)或SRW01 (低地址存储器区), SRWn0 = SRW10 (高地址存储器区)或SRW00 (低地址存储器区)


T5 中的 ALE 脉冲仅在下一个指令访问 RAM(内部的或是外部的)时才会出现

Figure 15. SRWn1 = 1 及 SRWn0 = 0⁽¹⁾ 时的外部数据存储器的访问周期



Note: 1. SRWn1 = SRW11 (高地址存储器区)或SRW01 (低地址存储器区), SRWn0 = SRW10 (高地址存储器区)或SRW00 (低地址存储器区)
T6 中的 ALE 脉冲仅在下一个指令访问 RAM(内部的或是外部的)时才会出现

Figure 16. SRWn1 = 1 及 SRWn0 = 1⁽¹⁾ 时的外部数据存储器的访问周期



Note: 1. SRWn1 = SRW11 (高地址存储器区)或SRW01 (低地址存储器区), SRWn0 = SRW10 (高地址存储器区)或SRW00 (低地址存储器区)
T7 中的 ALE 脉冲仅在下一个指令访问 RAM(内部的或是外部的)时才会出现

XMEM 寄存器说明

MCU 控制寄存器 - MCUCR

Bit	7	6	5	4	3	2	1	0	
	SRE	SRW10	SE	SM1	ISC11	ISC10	ISC01	ISC00	MCUCR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 7 – SRE: 外部 SRAM/XMEM 使能**

SRE 为 "1" 时外部存储器接口使能。引脚 AD7:0, A15:8, ALE, \overline{WR} 和 \overline{RD} 工作于第二功能, 且自动按照要求配置端口方向寄存器。SRE 清零将使外部 SRAM 无效, 相关端口可以当作普通 I/O 口使用。

- **Bit 6 – SRW10: 等待状态选择位**

详见下面 SRWn 部分的说明。

外部 MCU 控制寄存器 - EMCUCR

Bit	7	6	5	4	3	2	1	0	
	SM0	SRL2	SRL1	SRL0	SRW01	SRW00	SRW11	ISC2	EMCUCR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 6..4 – SRL2, SRL1, SRL0: 等待状态存储器区限制

对于不同的外部存储器地址可以配置不同的等待状态。外部存储器地址空间可以分为两个区，而且可以具有独立的等待周期设置位。SRL2，SRL1 和 SRL0 用来对存储器地址空间进行分区，如 Table 2 和 Figure 11 所示。SRL2，SRL1 和 SRL0 设置为 0，即整个外部存储器地址空间为一个大区。此时等待周期通过 SRW11 和 SRW10 设置。

Table 2. SRL2..0 不同设置对应的分区限制

SRL2	SRL1	SRL0	分区限制
0	0	0	低地址存储器区 = N/A 高地址存储器区 = 0x0260 - 0xFFFF
0	0	1	低地址存储器区 = 0x0260 - 0x1FFF 高地址存储器区 = 0x2000 - 0xFFFF
0	1	0	低地址存储器区 = 0x0260 - 0x3FFF 高地址存储器区 = 0x4000 - 0xFFFF
0	1	1	低地址存储器区 = 0x0260 - 0x5FFF 高地址存储器区 = 0x6000 - 0xFFFF
1	0	0	低地址存储器区 = 0x0260 - 0x7FFF 高地址存储器区 = 0x8000 - 0xFFFF
1	0	1	低地址存储器区 = 0x0260 - 0x9FFF 高地址存储器区 = 0xA000 - 0xFFFF
1	1	0	低地址存储器区 = 0x0260 - 0xBFFF 高地址存储器区 = 0xC000 - 0xFFFF
1	1	1	低地址存储器区 = 0x0260 - 0xDFFF 高地址存储器区 = 0xE000 - 0xFFFF

• Bit 1 和 MCUCR 的 Bit 6 – SRW11, SRW10: 高地址存储器区等待状态选择位

SRW11 和 SRW10 用来控制外部存储器高地址区等待状态的数目，如 Table 3 所示。

• Bit 3..2 – SRW01, SRW00: 低地址存储器区等待状态选择位

SRW01 和 SRW00 用来控制外部存储器低地址区等待状态的数目，如 Table 3 所示。

Table 3. 等待状态⁽¹⁾

SRWn1	SRWn0	等待状态
0	0	无等待
0	1	读 / 写操作插入一个等待周期
1	0	读 / 写操作插入两个等待周期
1	1	读 / 写操作插入两个等待周期。输出新地址之前还要插入一个等待周期

Note: 1. n = 0 或 1 (低 / 高地址存储器区)
更进一步的信息请参见 Figures 13~Figures 16，以了解 SRW 如何影响时序。

特殊功能 IO 寄存器 - SFIOR

Bit	7	6	5	4	3	2	1	0	
	-	XMBK	XMM2	XMM1	XMM0	PUD	-	PSR10	SFIOR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 6 – XMBK: 外部存储器总线保持功能使能**

XMBK写“1”将使能AD7:0口线上的总线保持功能。当此功能使能后AD7:0将保持最后的数据不变，即使 XMEM 接口将这些口线设置为三态。XMBK 为零时总线保持功能禁止。XMBK不受SRE的限制。因此即使禁止了XMEM接口，只要XMBK为“1”，总线保持功能这样有效。

- **Bit 5..3 – XMM2, XMM1, XMM0: 外部存储器高位地址屏蔽**

在缺省条件下，使能外部存储器之后所有的端口 C 引脚都被用作高位地址。如果系统不需要全部的 64,928 字节外部存储器地址空间，端口 C 的某些引脚可以释放，用作普通的 I/O，如 Table 4 所示。另外，如 P29“使用全部 64KB 外部存储器”说明的那样，可以利用 XMMn 来访问外部存储器所有 64KB 的位置。

Table 4. 使能外部存储器时将端口 C 的引脚释放，作为普通口线使用

XMM2	XMM1	XMM0	外部存储器地址的位数	可以释放的端口引脚
0	0	0	8 (全部 64,928 字节空间)	无
0	0	1	7	PC7
0	1	0	6	PC7 - PC6
0	1	1	5	PC7 - PC5
1	0	0	4	PC7 - PC4
1	0	1	3	PC7 - PC3
1	1	0	2	PC7 - PC2
1	1	1	没有高位地址	全部的端口 C


www.BDTIC.com/ATMEL

使用小于 64 KB 的外部存储器

如 Figure 11 所示，外部存储器映射到内部存储器之后，当访问头 608 字节时，外部存储器没有定址。就好像外部存储器的头 608 字节不可访问 (地址 0x0000 ~ 0x25F)。但当外部存储器小于 64 KB 时，例如为 32 KB，则通过从 0x8000~0x825F 的定址，很容易对其进行访问。由于外部存储器地址位 A15 没有与外部存储器相连接，地址 0x8000~0x825F 将作为外部存储器的 0x0000 ~ 0x25F。不推荐对 0x825F 向上寻址，因为这些位置已经被访问。对于应用程序，这 32 KB 外部存储器为从 0x0260~0x825F 的 32 KB 地址空间，如 Figure 17 所示。

Figure 17. 32 KB 外部存储器地址映射

Memory Configuration



使用全部 64KB 外部存储器

如 Figure 11 所示，外部存储器映射到内部存储器之后，因此在缺省条件下 MCU 只能访问 64KB 的外部存储器（地址 0x0000 ~ 0x025F 为内部存储器所保留）。然而，可以利用屏蔽高位地址的方法来访问整个 64KB 的外部存储器，由软件控制 XMMn 位。通过设置端口 C 输出 0x00，并释放最高位，存储器接口就可以访问地址 0x0000 - 0x1FFF 了。请参见如下的例子。

汇编代码例程⁽¹⁾

```

; OFFSET 定义为 0x2000 以保证访问的是外部存储器
; 配置端口 C（地址的高字节）输出 0x00，同时释放某些引脚

ldi r16, 0xFF
out DDRC, r16
ldi r16, 0x00
out PORTC, r16
; 释放 PC7:5
ldi r16, (1<<XMM1)|(1<<XMM0)
sts XMCRB, r16
; 写 0xAA 到外部存储器的 0x0001 地址
ldi r16, 0xaa
sts 0x0001+OFFSET, r16
; 重新使能 PC7:5
ldi r16, (0<<XMM1)|(0<<XMM0)
sts XMCRB, r16
; 将 0x55 写入外部存储器地址 (OFFSET + 1)
ldi r16, 0x55
sts 0x0001+OFFSET, r16

```

C 代码例程⁽¹⁾

```

#define OFFSET 0x2000

void XFAM_example(void)
{
    unsigned char *p = (unsigned char *) (OFFSET + 1);

    DDRC = 0xFF;
    PORTC = 0x00;

    XMCRB = (1<<XMM1) | (1<<XMM0);

    *p = 0xaa;

    XMCRB = 0x00;

    *p = 0x55;
}

```

Note: 1. 本代码假定已经包含了合适的头文件
由于这个方法屏蔽了大多数的存储器，要小心使用。


www.BDTIC.com/ATMEL

系统时钟及其选项

时钟系统及其分布

Figure 18 为 AVR 的主要时钟系统及其分布。这些时钟并不需要同时工作。为了降低功耗，可以通过使用不同的睡眠模式来禁止无需工作的模块的时钟，如 P37“电源管理及睡眠模式”。

Figure 18. 时钟分布



CPU 时钟 - clk_{CPU}

CPU 时钟与操作 AVR 内核的子系统相连，如通用工作寄存器文件、状态寄存器以及保存堆栈指针的数据存储器。终止 CPU 时钟将使内核停止工作和计算。

I/O 时钟 - $clk_{I/O}$

I/O 时钟用于主要的 I/O 模块，如定时器 / 计数器、SPI 和 USART。I/O 时钟还用于外部中断模块。但是有些外部中断由异步逻辑检测，因此即使 I/O 时钟停止了这些中断仍然可以得到监控

Flash 时钟 - clk_{FLASH}

Flash 时钟控制 Flash 接口的操作。此时钟通常与 CPU 时钟是同步的。

时钟源

芯片有如下几种通过熔丝位选择的时钟源。时钟输入到 AVR 时钟发生器，并通往其他合适的模块。

Table 5. 时钟源选择⁽¹⁾

芯片时钟选项	CKSEL3..0
外部晶体 / 陶瓷振荡器	1111 - 1010
外部低频晶体	1001
外部 RC 振荡器	1000 - 0101
标定的内部 RC 振荡器	0100 - 0001
外部时钟	0000

Note: 1. 对于所有的熔丝位，“1”表示未编程，“0”代表已编程。

每个时钟源在后续部分单独介绍。当 CPU 自掉电模式或省电模式唤醒之后，被选择的时钟源用来为启动过程定时，保证振荡器在开始执行指令之前进入稳定状态。当 CPU 从复位开始工作时，还有额外的延迟时间以保证在开始正常工作之前电源达到稳定电平。看门狗振荡器用来为自己的启动时间定时。看门狗溢出时间所对应的 WDT 振荡器周期数列于 Table 6。看门狗振荡器的频率与工作电压有关，具体请参见 P196“ATmega8515 典型特性”。

Table 6. 看门狗振荡器周期数目

典型的溢出时间 (V _{CC} = 5.0V)	典型的溢出时间 (V _{CC} = 3.0V)	时钟周期数目
4.1 ms	4.3 ms	4K (4,096)
65 ms	69 ms	64K (65,536)

www.BDTIC.com/ATMEL

默认时钟源


芯片在出厂时 CKSEL = “0001”，SUT = “10”。默认时钟源为有最长启动时间的内部 RC 振荡器。默认设置可以保证用户通过系统内或并行编程得到他们期望的时钟源。

晶体振荡器

XTAL1 和 XTAL2 分别为用作片内振荡器的反向放大器的输入和输出，如 Figure 19 所示。这个振荡器可以使用石英晶体，也可以使用陶瓷谐振器。熔丝位 CKOPT 用来选择这两种放大器模式的其中之一。当 CKOPT 被编程时振荡器在输出引脚产生满幅度的振荡。这种模式适合于噪声环境，以及需要通过 XTAL2 驱动第二个时钟缓冲器的情况。而且这种模式的频率范围比较宽。当保持 CKOPT 为未编程状态时，振荡器的输出信号幅度比较小。其优点是大大降低了功耗，但是频率范围比较窄，而且不能驱动其他时钟缓冲器。

对于谐振器，CKOPT 未编程时的最大频率为 8 MHz，CKOPT 编程时为 16 MHz。C1 和 C2 的数值要一样，不管使用的是晶体还是谐振器。最佳的数值与使用的晶体或谐振器有关，还与杂散电容和环境的电磁噪声有关。Table 7 给出了针对晶体选择电容的一些指南。对于陶瓷谐振器，应该使用厂商提供的数值。若想得到更多的有关如何选择电容以及振荡器如何工作的信息，请参考多用途振荡器应用手册。

Figure 19. 晶体振荡器连接图



振荡器可以工作于三种不同的模式，每一种都有一个优化的频率范围。工作模式通过熔丝位 CKSEL3..1 来选择，如 Table 7 所示。

Table 7. 晶体振荡器工作模式

CKOPT	CKSEL3..1	频率范围 ⁽¹⁾ (MHz)	使用晶体时电容 C1 和 C2 的推荐范围
1	101 ⁽¹⁾	0.4 - 0.9	—
1	110	0.9 - 3.0	12 - 22
1	111	3.0 - 8.0	12 - 22
0	101, 110, 111	1.0 ≤	12 - 22

Note: 1. 此选项不适用于晶体，只能用于陶瓷谐振器。

如 Table 8 所示，熔丝位 CKSEL0 以及 SUT1..0 用于选择启动时间。

www.BDTIC.com/ATMEL

Table 8. 晶体振荡器时钟选项对应的启动时间

CKSEL0	SUT1..0	掉电模式的启动时间	复位时的额外延迟时间 (V _{CC} = 5.0V)	推荐用法
0	00	258 CK ⁽¹⁾	4.1 ms	陶瓷谐振器，电源快速上升
0	01	258 CK ⁽¹⁾	65 ms	陶瓷谐振器，电源缓慢上升
0	10	1K CK ⁽²⁾	—	陶瓷谐振器，BOD 使能
0	11	1K CK ⁽²⁾	4.1 ms	陶瓷谐振器，电源快速上升
1	00	1K CK ⁽²⁾	65 ms	陶瓷谐振器，电源缓慢上升
1	01	16K CK	—	晶体振荡器，BOD 使能
1	10	16K CK	4.1 ms	晶体振荡器，电源快速上升
1	11	16K CK	65 ms	晶体振荡器，电源缓慢上升

Notes: 1. 这些选项只能用于工作频率不太接近于最大频率，而且启动时的频率稳定性对于应用而言不重要的情况。不适用于晶体。

2. 这些选项是为陶瓷谐振器设计的，可以保证启动时频率足够稳定。而且当工作频率不太接近于最大频率，而且启动时的频率稳定性对于应用而言不重要时也可以适用于晶体。

低频晶体振荡器

为了使用 32.768 kHz 钟表晶体作为器件的时钟源，必须将熔丝位 CKSEL 设置为“1001”以选择低频晶体振荡器。晶体的连接方式如 Figure 19 所示。通过对熔丝位 CKOPT 的编程，用户可以使能 XTAL1 和 XTAL2 的内部电容，从而去除外部电容。内部电容的标称数值为 36 pF。

选择了这个振荡器之后，启动时间由熔丝位 SUT 确定，如 Table 9 所示。

Table 9. 低频晶体振荡器的启动时间

SUT1..0	掉电模式的启动时间	复位时的额外延迟时间 ($V_{CC} = 5.0V$)	推荐用法
00	1K CK ⁽¹⁾	4.1 ms	电源快速上升，或是 BOD 使能
01	1K CK ⁽¹⁾	65 ms	电源缓慢上升
10	32K CK	65 ms	启动时频率已经稳定
11	保留		


Note: 1. 这些选项只能用于启动时的频率稳定性对应用而言不重要的情况

www.BDTIC.com/ATMEL

外部 RC 振荡器

对于时间不敏感的系统，可以使用 Figure 20 所示的外部 RC 振荡器。频率可以通过方程 $f = 1/(3RC)$ 进行粗略地估计。电容 C 至少要 22 pF。通过编程熔丝位 CKOPT，用户可以使用 XTAL1 和 GND 之间的片内 36 pF 电容，从而无需外部电容。

Figure 20. 外部 RC 配置



振荡器可以工作于四个不同的模式，每个模式有自己的优化频率范围。工作模式通过熔丝位 CKSEL3..0 选取，如 Table 10 所示。

Table 10. 外部 RC 振荡器工作模式

CKSEL3..0	频率范围 (MHz)
0101	- 0.9
0110	0.9 - 3.0
0111	3.0 - 8.0
1000	8.0 - 12.0

www.BDTIC.com/ATMEL

选择了这个振荡器之后，启动时间由熔丝位 SUT 确定，如 Table 11 所示。

Table 11. 外部 RC 振荡器的启动时间

SUT1..0	掉电模式的启动时间	复位时的额外延迟时间 (V _{CC} = 5.0V)	推荐用法
00	18 CK	-	BOD 使能
01	18 CK	4.1 ms	电源快速上升
10	18 CK	65 ms	电源缓慢上升
11	6 CK ⁽¹⁾	4.1 ms	电源快速上升，或是 BOD 使能

Note: 1. 这些选项只能用于工作频率不太接近于最大频率时的情况。

标定的片内 RC 振荡器

标定的片内 RC 振荡器提供了固定的 1.0、2.0、4.0 或 8.0 MHz 的时钟。这些频率都是 5V、25°C 下的标称数值。这个时钟也可以作为系统时钟，只要按照 Table 12 对熔丝位 CKSEL 进行编程即可。选择这个时钟 (此时不能对 CKOPT 进行编程) 之后就无需外部器件了。复位时硬件将标定字节加载到 OSCCAL 寄存器，自动完成对 RC 振荡器的标定。在 5V、25°C 和频率为 1.0 MHz 时，这种标定可以提供标称频率 ± 3% 的精度；使用 www.atmel.com/avr 中所给出的方法，可在任何电压、任何温度下，使精度达到 ± 1%。当使用这个振荡器作为系统时钟时，看门狗仍然使用自己的看门狗定时器作为溢出复位的依据。更多的有关标定数据的信息请参见 P171“标定字节”。

Table 12. 片内标定的 RC 振荡器工作模式

CKSEL3..0	标称频率 (MHz)
0001 ⁽¹⁾	1.0
0010	2.0
0011	4.0
0100	8.0

Note: 1. 出厂时的设置。


选择了这个振荡器之后，启动时间由熔丝位 SUT 确定，如 Table 13 所示。XTAL1 和 XTAL2 要保持为空 (NC)。

Table 13. 内部标定 RC 振荡器的启动时间

SUT1..0	掉电模式的启动时间	复位时的额外延迟时间 (V _{CC} = 5.0V)	推荐用法
00	8 CK	—	BOD 使能
01	6 CK	4.1 ms	电源快速上升
10 ⁽¹⁾	6 CK	65 ms	电源缓慢上升
11	保留		

Note: 1. 出厂时的设置。

振荡器标定寄存器 - OSCCAL



• Bits 7..0 – CAL7..0: 振荡器标定数据

将标定数据写入这个地址可以对内部振荡器进行调节以消除由于生产工艺所带来的振荡器频率偏差。复位时 1 MHz 的标定数据 (标识数据的高字节，地址为 0x00) 自动加载到 OSCCAL 寄存器。如果需要内部 RC 振荡器工作于其他频率，标定数据必须人工加载：首先通过编程器读取标识数据，然后将标定数据保存到 Flash 或 EEPROM 之中。这些数据可以通过软件读取，然后加载到 OSCCAL 寄存器。当 OSCCAL 为零时振荡器以最低频率工作。当对其写如不为零的数据时内部振荡器的频率将增长。写入 0xFF 即得到最高频率。标定的振荡器用来为访问 EEPROM 和 Flash 定时。有写 EEPROM 和 Flash 的操作

时不要将频率标定到超过标称频率的 10%，否则写操作有可能失败。要注意振荡器只对 1.0、2.0、4.0 和 8.0 MHz 这四种频率进行了标定，其他频率则无法保证。


Table 14. 内部 RC 振荡器频率范围

OSCCAL 数值	最小频率，标称频率的百分比	最大频率，标称频率的百分比
\$00	50%	100%
\$7F	75%	150%
\$FF	100%	200%

外部时钟

为了从外部时钟源驱动芯片，XTAL1 必须如 Figure 21 所示的进行连接。同时，熔丝位 CKSEL 必须编程为“0000”。若熔丝位 CKOPT 也被编程，用户就可以使用内部的 XTAL1 和 GND 之间的 36 pF 电容。

Figure 21. 外部时钟驱动配置图



选择了这个振荡器之后，启动时间由熔丝位 SUT 确定，如 Table 15 所示。

Table 15. 外部时钟的启动时间

SUT1..0	掉电模式的启动时间	复位时的额外延迟时间 (V _{CC} = 5.0V)	推荐用法
00	6 CK	—	BOD 使能
01	6 CK	4.1 ms	电源快速上升
10	6 CK	65 ms	电源缓慢上升
11	保留		

为了保证 MCU 能够稳定工作，不能突然改变外部时钟源的振荡频率。工作频率突变超过 2% 将会产生异常现象。应该在 MCU 保持复位状态时改变外部时钟的振荡频率。

电源管理及睡眠模式

睡眠模式可以使应用程序关闭 MCU 中没有使用的模块，从而降低功耗。AVR 具有不同的睡眠模式，允许用户根据自己的应用要求实施剪裁。

进入睡眠模式的条件是置位寄存器 MCUCR 的 SE，然后执行 SLEEP 指令。具体哪一种模式（空闲模式、掉电模式、Standby 模式）由 MCUCR 的 SM2、MCUCR 的 SM1 和 EMCUCR 的 SM0 决定，如 Table 16 所示。使能中断可以将进入睡眠模式的 MCU 唤醒。经过启动时间，外加 4 个时钟周期后，MCU 就可以运行中断例程了。然后返回到 SLEEP 的下一条指令。唤醒时不会改变寄存器文件和 SRAM 的内容。如果在睡眠过程中发生了复位，则 MCU 唤醒后从中断向量开始执行。

P30Figure 18 介绍了 ATmega8515 不同的时钟系统及其分布。此图在选择合适的睡眠模式时非常有用。

MCU 控制寄存器 - MCUCR

Bit	7	6	5	4	3	2	1	0	
	SRE	SRW10	SE	SM1	ISC11	ISC10	ISC01	ISC00	MCUCR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 5 – SE: 睡眠使能**

为了使 MCU 在执行 SLEEP 指令后进入睡眠模式，SE 必须置位。为了确保进入睡眠模式是程序员的有意行为，建议仅在 SLEEP 指令的前一条指令置位 SE。一旦唤醒立即清除 SE。

- **Bit 4 – SM1: 睡眠模式选择位 1**

如 Table 16 所示，该位用于选择具体的睡眠模式。

MCU 控制与状态寄存器 - MCUCSR

www.BDTIC.com/ATMEL

Bit	7	6	5	4	3	2	1	0	
	-	-	SM2	-	VDRF	BDRF	EXRF	PORF	MCUCSR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 5 – SM2: 睡眠模式选择位 2**

如 Table 16 所示，该位用于选择具体的睡眠模式。

扩展 MCU 控制寄存器 - EMCUCR

Bit	7	6	5	4	3	2	1	0	
	SM0	SRL2	SRL1	SRL0	SRW01	SRW00	SRW11	ISC2	EMCUCR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bits 7 – SM0: 睡眠模式选择位 0

如 Table 16 所示，该位用于选择具体的睡眠模式。

Table 16. 睡眠模式选择

SM2	SM1	SM0	睡眠模式
0	0	0	空闲模式
0	0	1	保留
0	1	0	掉电模式
0	1	1	保留
1	0	0	保留
1	0	1	保留
1	1	0	Standby 模式 ⁽¹⁾
1	1	1	保留

Note: 1. 仅在使用外部晶体或谐振器时才可用 Standby 模式。

空闲模式

当 SM2..0 为 000 时，SLEEP 指令将使 MCU 进入空闲模式。在此模式下，CPU 停止运行，而 SPI、USART、模拟比较器、定时器/计数器、看门狗和中断系统继续工作。这个睡眠模式只停止了 clk_{CPU} 和 clk_{ASH} ，其他时钟继续工作。

象定时器溢出与 USART 传输完成等内外部中断都可以唤醒 MCU。如果不需要从模拟比较器中断唤醒 MCU，为了减少功耗，可以切断比较器的电源。方法是置位模拟比较器控制和状态寄存器 ACSR 的 ACD。如果 ADC 使能，进入此模式后将自动启动一次转换。

掉电模式

当 SM2..0 为 010 时，SLEEP 指令将使 MCU 进入掉电模式。在此模式下，外部晶体停振，而外部中断及看门狗（如果使能的话）继续工作。只有外部复位、看门狗复位、BOD 复位、外部电平中断 INT0 或 INT1，或外部中断 INT2 可以使 MCU 脱离掉电模式。这个睡眠模式停止了所有的时钟，只有异步模块可以继续工作。

当使用外部电平中断方式将 MCU 从掉电模式唤醒时，必须保持外部电平一定的时间。具体请参见 P73“外部中断”。

从施加掉电唤醒条件到真正唤醒有一个延迟时间，此时间用于时钟重新启动并稳定下来。唤醒周期与由熔丝位 CKSEL 定义的复位周期是一样的，如 P31“时钟源”所示。

Standby 模式

当 SM2..0 为 110 时，SLEEP 指令将使 MCU 进入 Standby 模式。这一模式与掉电模式唯一的不同之处在于振荡器继续工作。其唤醒时间只需要 6 个时钟周期。

Table 17. 在不同睡眠模式下活动的时钟以及唤醒源

睡眠模式	工作的时钟			振荡器 使能的主时钟	唤醒源		
	clk _{CPU}	clk _{FLASH}	clk _{IO}		INT2 INT1 INT0	SPM/ EEPROM 准备好	其他 I/O
空闲模式			X	X	X	X	X
掉电模式					X ⁽²⁾		
Standby 模式 ⁽¹⁾				X	X ⁽²⁾		

- Notes: 1. 时钟源为外部晶体或谐振器
2. 电平中断为 INT2 或 INT1 与 INT0

最小化功耗

试图降低 AVR 控制系统的功耗时需要考虑几个问题。一般来说，要尽可能利用睡眠模式，并且使尽可能少的模块继续工作。不需要的功能必须禁止。下面的模块需要特殊考虑以达到尽可能低的功耗。

模拟比较器

在空闲模式时，如果没有使用模拟比较器，可以将其关闭。在 ADC 噪声抑制模式下也是如此。在其他睡眠模式模拟比较器是自动关闭的。如果模拟比较器使用了内部电压基准源，则不论在什么睡眠模式下都需要关闭它。否则内部电压基准源将一直使能。请参见 P154“模拟比较器”以了解如何配置模拟比较器。

掉电检测器

www.bdt10.com/ATMEL 如果应用没有利用掉电检测器 BOD，这个模块也可以关闭。如果编程熔丝位 BODEN 使能 BOD 功能，它将在各种睡眠模式下继续工作，从而消耗电流。在深层次的睡眠模式下，这个电流将占总电流的很大比重。请参看 P44“掉电检测复位”以了解如何配置 BOD。

片内基准电压

当使用 BOD、模拟比较器时可能需要内部电压基准源。若这些模块都禁止了，则基准源也可以禁止。重新使能后用户必须等待基准源稳定之后才可以使用。如果基准源在睡眠过程中是使能的，其输出立即可以使用。请参见 P46“片内基准电压”以了解基准源启动时间的细节。

看门狗定时器

如果应用没有利用看门狗，这个模块就可以关闭。若使能，则在任何睡眠模式下都持续工作，从而消耗电流。在深层次的睡眠模式下，这个电流将占总电流的很大比重。请参看 P49“看门狗定时器”以了解如何配置看门狗定时器。

端口引脚

进入睡眠模式时，所有的端口引脚都应该配置为只消耗最小的功耗。最重要的是避免驱动电阻性负载。在睡眠模式下 I/O 时钟 $clk_{I/O}$ 被停止了，输入缓冲器也禁止了。从而保证输入电路不会消耗电流。某些输入逻辑是使能的，用来检测唤醒条件。具体的引脚请参见 P59“数字输入使能和睡眠模式”。此时输入不能悬空，信号电平也不应该接近 $V_{CC}/2$ ，否则输入缓冲器会消耗过多的电流。

www.BDTIC.com/ATMEL

系统控制和复位

复位 AVR

复位时所有的 I/O 寄存器都被设置为初始值，程序从复位向量处开始执行。复位向量处的指令必须是绝对跳转 JMP 指令，以使程序跳转到复位处理例程。如果程序永远不会使能中断，则中断向量可以由一般的程序代码所覆盖。Figure 22 为复位逻辑的电路图。Table 18 则定义了复位电路的电气参数。

复位源生效时 I/O 端口立即复位为初始值，不需要任何时钟的辅助。

当所有的复位信号消失之后，延迟计数器被激活，从而延长了内部复位，并使得在 MCU 正常工作之前电源达到稳定的电平。延迟计数器的溢出时间通过熔丝位 CKSEL 由用户设定。延迟时间的选择请参见 P31“时钟源”。

复位源

ATmega8515 有四个复位源：

- 上电复位。当电源电压低于上电复位门限 (V_{POT}) 时，MCU 复位。
- 外部复位。当引脚 \overline{RESET} 上的低电平持续时间大于最小脉冲宽度时 MCU 复位。
- 看门狗复位。当看门狗使能并且看门狗定时器超时时代复位发生。
- 掉电检测复位。当掉电检测复位功能使能，电源电压低于掉电检测复位门限 (V_{BOT}) 时 MCU 即复位。

Figure 22. 复位逻辑




Table 18. 复位特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POT}	上电复位门限电压 (上升沿) ⁽¹⁾			1.4	2.3	V
	上电复位门限电压 (下降沿)			1.3	2.3	V
V _{RST}	$\overline{\text{RESET}}$ 门限电压		0.1		0.9	V _{CC}
t _{RST}	$\overline{\text{RESET}}$ 最小脉冲宽度				1.5	μs
V _{BOT}	掉电检测复位门限电压 ⁽²⁾	BODLEVEL = 1	2.5	2.7	3.2	V
		BODLEVEL = 0	3.7	4.0	4.2	
t _{BOD}	触发掉电检测复位的低电平的最小持续时间	BODLEVEL = 1		2		μs
		BODLEVEL = 0		2		μs
V _{HYST}	掉电检测器的容限			130		mV

- Notes: 1. 电压下降时，只有电压低于 V_{POT} 时复位才会发生。
 2. 一些器件的 V_{BOT} 可能比标称的最小工作电压还要低。这些器件在生产测试过程中进行了 V_{CC} = V_{BOT} 的测试，保证在 V_{CC} 下降到处理器无法正常工作之前产生掉电检测复位。ATmega8515L 的测试条件为 BODLEVEL=1，ATmega8515 的测试条件为 BODLEVEL=0。BODLEVEL=1 不适用于 ATmega8515。

www.BDTIC.com/ATMEL

上电复位

上电复位 (POR) 脉冲由片内检测电路产生。检测电平列于 Table 18。POR 在 V_{CC} 低于检测电平时产生。POR 电路可以用来触发启动复位，或者用来检测电源故障。

POR 电路保证器件在上电时复位。 V_{CC} 达到上电门限电压后触发延迟计数器。在计数器溢出之前器件一直保持为复位状态。当 V_{CC} 下降时，只要低于检测门限，RESET 信号立即生效。

Figure 23. MCU 启动过程， $\overline{\text{RESET}}$ 连接到 V_{CC}





Figure 24. MCU 启动过程， $\overline{\text{RESET}}$ 由外电路控制




www.BDTIC.com/ATMEL

外部复位

外部复位由外加于 $\overline{\text{RESET}}$ 引脚的低电平产生。当复位低电平持续时间大于最小脉冲宽度时 (参见 Table 18) 即触发复位过程, 即使此时并没有时钟信号在运行。当外加信号达到复位门限电压 V_{RST} (上升沿) 时, t_{TOUT} 延时周期开始。延时结束后 MCU 即启动。

Figure 25. 工作过程中发生外部复位




掉电检测复位

ATmega8515具有片内BOD(Brown-out Detection)电路, 通过与固定的触发电平的对比来检测工作过程中 V_{CC} 的变化。此触发电平可以通过设置熔丝位 BODLEVEL 来设定 BOD 电平为 2.7V (BODLEVEL 不编程) 或 4.0V (BODLEVEL 被编程)。触发电平还具有迟滞功能以消除电源尖峰的影响。这个迟滞功能可以解释为 $V_{\text{BOT+}} = V_{\text{BOT}} + V_{\text{HYST}}/2$ 以及 $V_{\text{BOT-}} = V_{\text{BOT}} - V_{\text{HYST}}/2$ 。

BOD 电路的开关由熔丝位BODEN控制。当BOD使能后(BODEN被编程), 一旦 V_{CC} 下降到触发电平以下 ($V_{\text{BOT-}}$, Figure 26), BOD 复位立即被激发。当 V_{CC} 上升到触发电平以上 ($V_{\text{BOT+}}$, Figure 26), 延时计数器开始计数, 一旦超过溢出时间 t_{TOUT} , MCU即恢复工作。如果 V_{CC} 一直低于触发电平并保持如 Table 18 所示的时间 t_{BOD} , BOD 电路将只检测电压跌落。

www.BDTIC.com/ATMEL


Figure 26. 工作过程中发生掉电检测复位



看门狗复位

看门狗定时器溢出时将产生持续时间为 1 个 CK 周期的复位脉冲。在脉冲的下降沿，延时定时器开始对 t_{TOUT} 记数。请参见 P49 以了解看门狗定时器的具体操作过程。

Figure 27. 工作过程中发生看门狗复位



MCU 控制和状态寄存器 - MCUCSR

MCU 控制与状态寄存器给出造成 MCU 复位的复位源。

Bit	7	6	5	4	3	2	1	0	
	-	-	SM2	-	WDRF	BORF	EXTRF	PORF	MCUCSR
读 / 写	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0			见位说明			

- **Bit 3 – WDRF: 看门狗复位标志**

看门狗复位发生时置位。上电复位将使其清零，也可以通过写“0”来清除。

- **Bit 2 – BORF: 掉电检测复位标志**

掉电检测复位发生时置位。上电复位将使其清零，也可以通过写“0”来清除。

- **Bit 1 – EXTRF: 外部复位标志**

外部复位发生时置位。上电复位将使其清零，也可以通过写“0”来清除。

- **Bit 0 – PORF: 上电复位标志**

上电复位发生时置位。只能通过写“0”来清除。

为了使用这些复位标志来识别复位条件，用户应该尽早读取此寄存器的数据，然后将其复位。如果在其他复位发生之前将此寄存器复位，则后续复位源可以通过检查复位标志来了解。

www.BDTIC.com/ATMEL

片内基准电压

ATmega8515 具有片内能隙基准源，用于掉电检测，或者是作为模拟比较器的输入。

基准电压使能信号和启动时间

电压基准的启动时间可能影响其工作方式。启动时间列于 Table 19。为了降低功耗，可以控制基准源仅在如下情况打开：

1. BOD 使能 (熔丝位 BODEN 被编程)
2. 能隙基准源连接到模拟比较器 (ACSR 寄存器的 ACBG 置位)

因此，当 BOD 被禁止时，置位 ACBG 或使能 ADC 后要启动基准源。为了降低掉电模式的功耗，用户可以禁止上述两种条件，并在进入掉电模式之前关闭基准源

Table 19. 内部电压基准源的特性

符号	参数	最小值	典型值	最大值	单位
V_{BG}	能隙基准源电压	1.15	1.23	1.40	V
t_{BG}	能隙基准源启动时间		40	70	μs
I_{BG}	能隙基准源功耗		10		μA

看门狗定时器


看门狗定时器由独立的 1 Mhz 片内振荡器驱动。这是 $V_{CC} = 5V$ 时的典型值。请参见特性数据以了解其他 V_{CC} 电平下的典型值。通过设置看门狗定时器的预分频器可以调节看门狗复位的时间间隔，如 P48Table 21 所示。看门狗复位指令 WDR 用来复位看门狗定时器。此外，禁止看门狗定时器或发生复位时定时器也被复位。复位时间有 8 个选项。如果没有及时复位定时器，一旦时间超过复位周期，ATmega8515 就复位，并执行复位向量指向的程序。具体的看门狗复位时序在 P45 有说明。

为了防止无意之间禁止看门狗定时器或改变了复位时间，根据熔丝位 S8515C 和 WDTON 芯片提供了 3 个不同的保护级别，如 Table 20 所示。安全级别 0 相当于 AT90S4414/8515 的设置。使能看门狗定时器则没有限制。请参考 P49 改变看门狗定时器配置的时间序列”。


Table 20. WDT 配置表

S8515C	WDTON	安全级别	WDT 初始状态	如何禁止 WDT	如何改变复位间隔时间
未编程	未编程	1	禁止	时间序列	时间序列
未编程	已编程	2	使能	总是使能	时间序列
已编程	未编程	0	禁止	时间序列	没有限制
已编程	已编程	2	使能	总是使能	时间序列

Figure 28. 看门狗定时器



看门狗定时器控制寄存器 - WDTCR



• Bits 7..5 – Res: 保留

保留位，读操作返回值为零。

• Bit 4 – WDCE: 看门狗修改使能

清零 WDE 时必须先置位 WDCE，否则不能禁止看门狗。一旦置位，硬件将在紧接的 4 个时钟周期之后将其清零。请参考有关 WDE 的说明来禁止看门狗。工作于安全级别 1 和 2 时也必须置位 WDCE 以修改预分频器的数据，如 P49“改变看门狗定时器配置的时间序列”所示。

• Bit 3 – WDE: 看门狗使能

WDE为“1”时，看门狗使能，否则看门狗将被禁止。只有在WDCE为“1”时WDE才能清零。以下为关闭看门狗的步骤：

1. 在同一个指令内对 WDCE 和 WDE 写“1”，即使 WDE 已经为“1”。
2. 在紧接的 4 个时钟周期之内对 WDE 写“0”。

工作于安全级别 2 时是永远无法禁止看门狗定时器的。参见 P49“改变看门狗定时器配置的时间序列”。

• Bits 2..0 – WDP2, WDP1, WDP0: 看门狗定时器预分频器 2, 1, 和 0

WDP2、WDP1 和 WDP0 决定看门狗定时器的预分频器，其预分频值及相应的溢出周期如 Table 21 所示。

Table 21. 看门狗定时器预分频器选项

WDP2	WDP1	WDP0	WDT 振荡器周期	V _{CC} = 3.0V 时典型的溢出周期	V _{CC} = 5.0V 时典型的溢出周期
0	0	0	16K (16,384)	17.1 ms	16.3 ms
0	0	1	32K (32,768)	34.3 ms	32.5 ms
0	1	0	64K (65,536)	68.5 ms	65 ms
0	1	1	128K (131,072)	0.14 s	0.13 s
1	0	0	256K (262,144)	0.27 s	0.26 s
1	0	1	512K (524,288)	0.55 s	0.52 s
1	1	0	1,024K (1,048,576)	1.1 s	1.0 s
1	1	1	2,048K (2,097,152)	2.2 s	2.1 s

下面的例子分别用汇编和 C 实现了关闭 WDT 的操作。在此假定中断处于用户控制之下（比如禁止全局中断），因而在执行下面程序时中断不会发生。

汇编代码例程

```

WDT_off:
; 置位 WDCE 和 WDE
ldi r16, (1<<WDCE)|(1<<WDE)
out WDTCR, r16
; 关闭 WDT
ldi r16, (0<<WDE)
out WDTCR, r16
ret
    
```

www.BDTIC.com/ATMEL

C 代码例程

```

void WDT_off(void)
{
/* 置位 WDCE 和 WDE */
WDTCR = (1<<WDCE) | (1<<WDE);
/* 关闭 WDT */
WDTCR = 0x00;
}
    
```


改变看门狗定时器配置的时间序列 改变配置的序列根据不同的安全级别略有不同。

安全级别 0

这个模式与 AT90S4414/8515 的看门狗操作相兼容。看门狗的初始状态是禁止的，可以没有限制地通过置位 WDE 来使能它，以及改变定时器溢出周期。禁止看门狗定时器时需要遵守有关 WDE 的说明。

安全级别 1

在这个模式下，看门狗定时器的初始状态是禁止的，可以没有限制地通过置位 WDE 来使能它。改变定时器溢出周期及禁止（已经使能的）看门狗定时器时需要执行一个特定的时间序列：

1. 在同一个指令内对 WDCE 和 WDE 写 "1"，即使 WDE 已经为 "1"。
2. 在紧接的 4 个时钟周期之内同时对 WDE 写 "0"，以及为 WDP 写入合适的数值，而 WDCE 则写 "0"。

安全级别 2

在这个模式下，看门狗定时器总是使能的，WDE 的读返回值为 "1"。改变定时器溢出周期需要执行一个特定的时间序列：

1. 在同一个指令内对 WDCE 和 WDE 写 "1"。虽然 WDE 总是为置位状态，也必须写 "1" 以启动时序。
2. 在紧接的 4 个时钟周期之内同时对 WDCE 写 "0"，以及为 WDP 写入合适的数值。WDE 的数值可以任意。

www.BDTIC.com/ATMEL

中断

本节说明 ATmega8515 的中断处理。更一般的 AVR 中断处理请参见 P11“复位与中断处理”。

ATmega8515 的中断向量

Table 22. 复位和中断向量

向量号	程序地址 ⁽²⁾	中断源	中断定义
1	\$000 ⁽¹⁾	RESET	外部引脚，上电复位，掉电检测复位，看门狗复位
2	\$001	INT0	外部中断请求 0
3	\$002	INT1	外部中断请求 1
4	\$003	TIMER1 CAPT	定时器 / 计数器 1 捕捉事件
5	\$004	TIMER1 COMPA	定时器 / 计数器 1 比较匹配 A
6	\$005	TIMER1 COMPB	定时器 / 计数器 1 比较匹配 B
7	\$006	TIMER1 OVF	定时器 / 计数器 1 溢出
8	\$007	TIMER0 OVF	定时器 / 计数器 0 溢出
9	\$008	SPI, STC	SPI 串行传输结束
10	\$009	USART, RXC	USART, Rx 结束
11	\$00A	USART, UDRE	USART 数据寄存器空
12	\$00B	USART, TXC	USART, Tx 结束
13	\$00C	ANA_COMP	模拟比较器
14	\$00D	INT2	外部中断请求 2
15	\$00E	TIMER0 COMP	定时器 / 计数器 0 比较匹配
16	\$00F	EE_RDY	EEPROM 准备好
17	\$010	SPM_RDY	保存程序存储器内容就绪

www.BDTIC.com/ATMEL

Notes: 1. 当熔丝位 BOOTRST 被编程时，复位后程序跳转到 Boot Loader。请参见 P156“支持引导装入程序 – 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力”。
2. 当寄存器 MCUCR 的 IVSEL 置位时，中断向量转移到 Boot 区的起始地址。此时各个中断向量的实际地址为表中地址与 Boot 区起始地址之和。

Table 23 给出了不同的 BOOTRST/IVSEL 设置下的复位和中断向量的位置。如果程序永远不使能中断，中断向量就没有意义。用户可以在此直接写程序。同样，如果复位向量位于应用区，而其他中断向量位于 Boot 区，则复位向量之后可以直接写程序。反过来亦是如此。

Table 23. 复位和中断向量位置的确定⁽¹⁾

BOTRST	IVSEL	复位地址	中断向量起始地址
1	0	\$0000	\$0001
1	1	\$0000	Boot 复位地址 + \$0001
0	0	Boot 复位地址	\$0001
0	1	Boot 复位地址	Boot 复位地址 + \$0001

Note: 1. Boot区复位地址列于P167Table 78。对于熔丝位BOTRST，“1”表示未编程，“0”表示已编程。

ATmega8515 典型的复位和中断设置如下：

地址	符号	代码	说明
\$000		rjmp RESET	; 复位句柄
\$001		rjmp EXT_INT0	; IRQ0 句柄
\$002		rjmp EXT_INT1	; IRQ1 句柄
\$003		rjmp TIM1_CAPT	; 定时器 1 捕捉句柄
\$004		rjmp TIM1_COMPA	; 定时器 1 比较 A 句柄
\$005		rjmp TIM1_COMPB	; 定时器 1 比较 B 句柄
\$006		rjmp TIM1_OVF	; 定时器 1 溢出句柄
\$007		rjmp TIM0_OVF	; 定时器 0 溢出句柄
\$008		rjmp SPI_STC	; SPI 传输结束句柄
\$009		rjmp USART_RXC	; USART 接收结束句柄
\$00a		rjmp USART_UDRE	; UDR0 空句柄
\$00b		rjmp USART_TXC	; USART 发送结束句柄
\$00c		rjmp ANA_COMPB	; 模拟比较器句柄
\$00d		rjmp EXT_INT2	; IRQ2 句柄
\$00e		rjmp TIM0_COMP	; 定时器 0 比较句柄
\$00f		rjmp EE_RDY	; EEPROM 就绪句柄
\$010		rjmp SPM_RDY	; SPM 就绪句柄
\$011	RESET:	ldi r16,high(RAMEND);	主程序
\$012		out SPH,r16	; 设置堆栈指针为 RAM 的顶部
\$013		ldi r16,low(RAMEND)	
\$014		out SPL,r16	
\$015		sei	; 使能中断
\$016		<instr> xxx	
...	

www.BDTIC.com/ATMEL

当熔丝位 BOOTRST 未编程，Boot 区为 2K 字节，且中断使能之前寄存器 GICR 的 IVSEL 置位时，典型的复位和中断设置如下：

地址	符号	代码	说明
\$000	RESET:	ldi r16,high(RAMEND); 主程序	
\$001		out SPH,r16 ; 设置堆栈指针为 RAM 的顶部	
\$002		ldi r16,low(RAMEND)	
\$003		out SPL,r16	
\$004		sei ; 使能中断	
\$005		<instr> xxx	
		;	
	.org \$C02		
\$C02		rjmp EXT_INT0 ; IRQ0 句柄	
\$C04		rjmp EXT_INT1 ; IRQ1 句柄	
... ;	
\$C2A		rjmp SPM_RDY ; SPM 就绪句柄	

当熔丝位 BOOTRST 已编程，且 Boot 区为 2K 字节时，典型的复位和中断设置如下：

地址	符号	代码	说明
	.org \$002		
\$001		rjmp EXT_INT0 ; IRQ0 句柄	
\$002		rjmp EXT_INT1 ; IRQ1 句柄	
... ;	
\$010		rjmp SPM_RDY ; SPM 就绪句柄	
		;	

www.BDTIC.com/ATMEL

地址	符号	代码	说明
	.org \$C00		
\$C10	RESET:	ldi r16,high(RAMEND); 主程序	
\$C01		out SPH,r16 ; 设置堆栈指针为 RAM 的顶部	
\$C02		ldi r16,low(RAMEND)	
\$C03		out SPL,r16	
\$C04		sei ; 使能中断	
\$C05		<instr> xxx	

当熔丝位 BOOTRST 已编程，Boot 区为 8K 字节时，且中断使能之前寄存器 GICR 的 IVSEL 置位时，典型的复位和中断设置如下：

地址	符号	代码	说明
	.org \$C00		
\$C00		rjmp RESET ; Reset 句柄	
\$C01		rjmp EXT_INT0 ; IRQ0 句柄	
\$C02		rjmp EXT_INT1 ; IRQ1 句柄	
... ;	
\$C10		rjmp SPM_RDY ; SPM 就绪句柄	
		;	
\$C11	RESET:	ldi r16,high(RAMEND); 主程序	
\$C12		out SPH,r16 ; 设置堆栈指针为 RAM 的顶部	
\$C13		ldi r16,low(RAMEND)	
\$C14		out SPL,r16	
\$C15		sei ; 使能中断	
\$C16		<instr> xxx	

在应用区和 Boot 区之间移动中断

The General Interrupt Control Register controls the placement of the Interrupt Vector table.

通用中断控制寄存器 - GICR

Bit	7	6	5	4	3	2	1	0	
	INT1	INT0	INT2	-	-	-	IVSEL	IVCE	GICR
读 / 写	R/W	R/W	R/W	R	R	R	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 1 – IVSEL: 中断向量选择

当 IVSEL 为 "0" 时，中断向量位于 Flash 存储器的起始地址；当 IVSEL 为 "1" 时，中断向量转移到 Boot 区的起始地址。实际的 Boot 区起始地址由熔丝位 BOOTSZ 确定。具体请参考 P156“支持引导装入程序 – 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力”。为了防止无意之间改变中断向量表，修改 IVSEL 时需要遵照如下过程：

1. 置位中断向量修改使能位 IVCE
2. 在紧接的 4 个时钟周期里将需要的数据写入 IVSEL，同时对 IVCE 写 "0"

执行上述序列时中断自动被禁止。其实，在置位 IVCE 时中断就被禁止了，并一直保持到写 IVSEL 操作之后的下一条语句。如果没有 IVSEL 写操作，则中断在置位 IVCE 之后的 4 个时钟周期保持禁止。状态寄存器的位 I 不受此序列的影响。

Note: 若中断向量位于 Boot 区，且 Boot 锁定位 BLB02 被编程，则执行应用区的程序时中断被禁止；若中断向量位于应用区，且 Boot 锁定位 BLB12 被编程，则执行 Boot 区的程序时中断被禁止。有关 Boot 锁定位的细节请参见 P156“支持引导装入程序 – 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力” for details on Boot Lock bits。

www.BDTIC.com/ATMEL

- **Bit 0 – IVCE: 中断向量修改使能**

改变 IVSEL 时 IVCE 必须置位。在 IVCE 或 IVSEL 写操作之后 4 个时钟周期，IVCE 被硬件清零。如前面所述，置位 IVCE 将禁止中断。代码如下：

汇编代码例程

<pre>Move_interrupts: ; 使能中断向量的修改 ldi r16, (1<<IVCE) out MCUCR, r16 ; 将中断向量转移到 boot 区 ldi r16, (1<<IVSEL) out MCUCR, r16 ret</pre>
--

C 代码例程

<pre>void Move_interrupts(void) { /* 使能中断向量的修改 */ MCUCR = (1<<IVCE); /* 将中断向量转移到 boot 区 */ MCUCR = (1<<IVSEL); }</pre>
--


www.BDTIC.com/ATMEL

I/O 端口

介绍

作为通用数字 I/O 使用时，所有 AVR I/O 端口都具有真正的读 - 修改 - 写功能。这意味着用 SBI 或 CBI 指令改变某些管脚的方向（或者是端口电平、禁止 / 使能上拉电阻）时不会无意地改变其他管脚的方向（或者是端口电平、禁止 / 使能上拉电阻）。输出缓冲器具有对称的驱动能力，可以输出或吸收大电流，直接驱动 LED。所有的端口引脚都具有与电压无关的上拉电阻。并有保护二极管与 V_{CC} 和地相连，如 Figure 29 所示。请参见 P186“电气特性”以获取完整的参数列表。

Figure 29. I/O 引脚等效原理图



www.BDTIC.com/ATMEL

本节所有的寄存器和位以通用格式表示：小写的“x”表示端口的序号，而小写的“n”代表位的序号。但是在程序里要写完整。例如，PORTB3 表示端口 B 的第 3 位，而本节的通用格式为 PORTxn。物理 I/O 寄存器和位定义列于 P71“I/O 端口寄存器的说明”。

每个端口都有三个 I/O 存储器地址：数据寄存器 - PORTx、数据方向寄存器 - DDRx 和端口输入引脚 - PINx。数据寄存器和数据方向寄存器为读 / 写寄存器，而端口输入引脚为只读寄存器。当寄存器 SFIOR 的上拉禁止位 PUD 置位时所有端口的全部引脚的上拉电阻都被禁止。


作为通用数字 I/O 时的端口请参见 P55“作为通用数字 I/O 的端口”。多数端口引脚是与第二功能复用的，如 P60“端口的第二功能”所示。请参见各个模块的具体说明以了解引脚的第二功能。

使能某些引脚的第二功能不会影响其他引脚用于通用数字 I/O。

作为通用数字 I/O 的端口

端口为具有上拉电阻（可选的功能）的双向 I/O。Figure 30 为一个 I/O 端口引脚的说明。

Figure 30. 通用数字 I/O⁽¹⁾



www.BDTIC.com/ATMEL

Note: 1. WPx, WDx, RRx, RPx 和 RDx 对于同一端口的所有引脚都是一样的。clk_{I/O}, SLEEP 和 PUD 则对所有的端口都是一样的。

配置引脚

每个端口引脚都具有三个寄存器位：DDxn、PORTxn 和 PINxn，如 P71“I/O 端口寄存器的说明”所示。DDxn 位于 DDRx 寄存器，PORTxn 位于 PORTx 寄存器，PINxn 位于 PINx 寄存器。

DDxn 用来选择引脚的方向。当 DDxn 为 “1” 时，Pxn 配置为输出；否则为输入。

当引脚配置为输入时，若 PORTxn 为 “1”，上拉电阻将使能。如果需要关闭这个上拉电阻，可以将 PORTxn 清零，或者将这个引脚配置为输出。复位时各引脚为三态，即使此时没有时钟在运行。

当引脚配置为输出时，若 PORTxn 为 “1”，引脚输出高电平 (“1”)，否则输出低电平 (“0”)。

在 (高阻态) 三态 ({DDxn, PORTxn} = 0b00) 输出高电平 ({DDxn, PORTxn} = 0b11) 两种状态之间进行切换时，上拉电阻使能 ({DDxn, PORTxn} = 0b01) 或输出低电平 ({DDxn, PORTxn} = 0b10) 这两种模式必然会有一个发生。通常，上拉电阻使能是完全可以接受的，因为高阻环境不在意是强高电平输出还是上拉输出。如果使用情况不是这样子，可以通过置位 SFIOR 寄存器的 PUD 来禁止所有端口的上拉电阻。

在上拉输入和输出低电平之间切换也有同样的问题。用户必须选择高阻态 ({DDxn, PORTxn} = 0b00) 或输出高电平 ({DDxn, PORTxn} = 0b10) 作为中间步骤。

Table 24 总结了引脚的控制信号。


Table 24. 端口引脚配置

DDxn	PORTxn	PUD (SFIOR)	I/O	上拉电阻	说明
0	0	X	输入	No	高阻态 (Hi-Z)
0	1	0	输入	Yes	被外部电路拉低时将输出电流
0	1	1	输入	No	高阻态 (Hi-Z)
1	0	X	输出	No	输出低电平 (吸收电流)
1	1	X	输出	No	输出高电平 (输出电流)

读取引脚上的数据

不论如何配置 DDxn，都可以通过读取 PINxn 寄存器来获得引脚电平。如 Figure 30 所示，PINxn 寄存器的各个位与其前面的锁存器组成了一个同步器。这样就可以避免在内部时钟状态发生改变的短时间范围内由于引脚电平变化而造成的信号不稳定。其缺点是引入了延迟。Figure 31 为读取引脚电平时同步器的时序图。最大和最小传输延迟分别为 $t_{pd,max}$ 和 $t_{pd,min}$ 。


Figure 31. 读取引脚数据时的同步



下面考虑第一个系统时钟下降沿之后起始的时钟周期。当时钟信号为低时锁存器是关闭的；而时钟信号为高时信号可以自由通过，如图中 SYNC LATCH 信号的阴影区所示。时钟为低时信号即被锁存，然后在紧接着的系统时钟上升沿锁存到 PINxn 寄存器。如 $t_{pd,max}$ 和 $t_{pd,min}$ 所示，引脚上的信号转换延迟介于 $\frac{1}{2} \sim 1\frac{1}{2}$ 个系统时钟。

如 Figure 32 所示，读取软件赋予的引脚电平时需要在赋值指令 *out* 和读取指令 *in* 之间有一个时钟周期的间隔，如 *nop* 指令。*out* 指令在时钟的上升沿置位 SYNC LATCH 信号。此时同步器的延迟时间 t_{pd} 为一个系统时钟。

Figure 32. 读取软件赋予的引脚电平的同步



www.BDTIC.com/ATMEL

下面的例子演示了如何置位端口 B 的引脚 0 和 1，清零引脚 2 和 3，以及将引脚 4 到 7 设置为输入，并且为引脚 6 和 7 设置上拉电阻。然后将各个引脚的数据读回来。如前面讨论的那样，我们在输出和输入语句之间插入了一个 *nop* 指令。

汇编代码例程⁽¹⁾

```

...
; 定义上拉电阻和设置高电平输出
; 为端口引脚定义方向
ldi   r16, (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0)
ldi   r17, (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0)
out   PORTB, r16
out   DDRB, r17
; 为了同步插入 nop 指令
nop
; 读取端口引脚
in    r16, PINB
...

```

C 代码例程⁽¹⁾

```

unsigned char i;
...
/* 定义上拉电阻和设置高电平输出 */
/* 为端口引脚定义方向 */
PORTB = (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0);
DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0);
/* 为了同步插入 nop 指令 */
NOP();
/* 读取端口引脚 */
i = PINB;
...

```

Note: 1. 在汇编程序里使用了两个暂存器。其目的是为了使整个操作过程的时间最短。

数字输入使能和睡眠模式

如 Figure 30 所示，数字输入信号（施密特触发器的输入）可以钳位到地。图中的 SLEEP 信号由 MCU 的睡眠控制器在各种睡眠模式下设置，以防止在输入悬空或模拟输入电平接近 $V_{CC}/2$ 时消耗太多的电流。

引脚作为外部中断输入时 SLEEP 信号无效。在使能引脚的第二功能时 SLEEP 也让位于第二功能，如 P60“端口的第二功能”里描述的那样。

当异步外部中断引脚配置为任意逻辑电平变化都可以引发中断时，如果外部中断没有使能，而引脚上又施加了高电平，则 MCU 从睡眠模式唤醒时相应的外部中断标志将置位。因为在睡眠时由于 SLEEP 信号的作用内部信号被钳位到地，而唤醒后外部高电平输入到内部逻辑，产生了低电平到高电平的信号变化。

未连接引脚的处理


如果有引脚未被使用，建议给这些引脚赋予一个确定电平。虽然如上文所述，在深层休眠模式下大多数数字输入被禁用，但还是需要避免因引脚没有确定的电平而造成悬空引脚在其它数字输入使能模式（复位、工作模式、空闲模式）消耗电流。

最简单的保证未用引脚具有确定电平的方法是使能内部上拉电阻。但要注意的是复位时上拉电阻将被禁用。如果复位时的功耗也有严格要求则建议使用外部上拉或下拉电阻。不推荐直接将未用引脚与 V_{CC} 或 GND 连接，因为这样可能会在引脚偶然作为输出时出现冲击电流。

端口的第二功能

除了一般的数字 I/O 之外，大多数端口引脚都具有第二功能。Figure 33 说明了由 Figure 30 简化出来的端口引脚控制信号是如何被第二功能所重载的。这些被重载的信号不会出现在所有的端口引脚，但本图可以看作是适用于 AVR 系列处理器所有端口引脚的一般说明。

Figure 33. 端口的第二功能⁽¹⁾



Note: 1. WPx, WDx, RRx, RPx和RDx对于同一个端口的所有引脚都是一样的。clk_{I/O}, SLEEP和 PUD 则对所有的端口都是一样的。其他信号则只对某一个信号有效。

Table 25 为被第二功能重载的信号的简介。表中没有给出 Figure 33 的引脚和端口索引。

Table 25. 第二功能的说明

信号名称	全称	说明
PUOE	上拉电阻重载使能	若此信号置位，上拉电阻使能将受控于 PUOV；若此信号清零，则 {DDxn, PORTxn, PUD} = 0b010 时上拉电阻使能
PUOV	上拉电阻重载使能	若 PUOE 置位，则 PUOV 置位 / 清零时上拉电阻使能 / 禁止，而不管 DDxn、PORTxn 和 PUD 寄存器各个位的设置如何
DDOE	数据方向重载使能	如果此信号置位，则输出驱动使能由 DDOV 控制；若此信号清零，输出驱动使能由 DDxn 寄存器控制
DDOV	数据方向重载使能	若 DDOE 置位，则 DDOV 置位 / 清零时输出驱动使能 / 禁止，而不管 DDxn 寄存器的设置如何
PVOE	端口数据重载使能	如果这个信号置位，且输出驱动使能，端口数据由 PVOV 控制；若 PVOE 清零，且输出驱动使能，端口数据由寄存器 PORTxn 控制
PVOV	端口数据重载使能	如 PVOE 设置，端口值设置为 PVOV，而不管寄存器 PORTxn 如何设置
DIEOE	数字输入重载使能	如果这个信号置位，数字输入使能由 DIEOV 控制；若 DIEOE 清零，数字输入使能由 MCU 的状态确定 (正常模式，睡眠模式)
DIEOV	数字输入重载使能	若 DIEOE 置位，DIEOV 置位 / 清零时数字输入使能 / 禁止，而不管 MCU 的状态如何 (正常模式，睡眠模式)
DI	数字输入	此信号为第二功能的数字输入。在图中，这个信号与施密特触发器相连，并在同步器之前。除非数字输入用作时钟源，否则第二功能模块将使用自己的同步器
AIO	模拟信号输入 / 输出	模拟输入 / 输出。信号直接与引脚接点相连，而且可以用作双向端口

www.BDTIC.com/ATMEL

下面的几小节将简单地说明每个端口的第二功能以及相关的信号。具体请参考有关第二功能的说明。

特殊功能 IO 寄存器 - SFIOR

Bit	7	6	5	4	3	2	1	0	
	-	XMBK	XMM2	XMM1	XMM0	PUD	-	PSR10	SFIOR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 2 – PUD: 禁止上拉电阻

置位时，即使将寄存器 DDxn 和 PORTxn 配置为使能上拉电阻 ({DDxn, PORTxn} = 0b01)，I/O 端口的上拉电阻也被禁止。请参见 P56“配置引脚”。

端口 A 的第二功能

端口 A 的第二功能为外部存储器接口的低字节地址以及数据。

Table 26. 端口 A 的第二功能

端口引脚	第二功能
PA7	AD7 (外部存储器接口地址及数据位 7)
PA6	AD6 (外部存储器接口地址及数据位 6)
PA5	AD5 (外部存储器接口地址及数据位 5)
PA4	AD4 (外部存储器接口地址及数据位 4)
PA3	AD3 (外部存储器接口地址及数据位 3)
PA2	AD2 (外部存储器接口地址及数据位 2)
PA1	AD1 (外部存储器接口地址及数据位 1)
PA0	AD0 (外部存储器接口地址及数据位 0)

Table 17 和 Table 28 将端口 A 的第二功能与 P60 Figure 13 的重载信号关联在了一起。

Table 27. PA7..PA4 的第二功能

信号名称	PA7/AD7	PA6/AD6	PA5/AD5	PA4/AD4
PUOE	SRE	SRE	SRE	SRE
PUOV	$\sim(\overline{WR} ADA^{(1)}) \cdot \text{PortA7}$	$\sim(\overline{WR} ADA) \cdot \text{PortA6}$	$\sim(\overline{WR} ADA) \cdot \text{PortA5}$	$\sim(\overline{WR} ADA) \cdot \text{PortA4}$
DDOE	SRE	SRE	SRE	SRE
DDOV	$\overline{WR} ADA$	$\overline{WR} ADA$	$\overline{WR} ADA$	$\overline{WR} ADA$
PVOE	SRE	SRE	SRE	SRE
PVOV	$A7 \cdot ADA D7 \text{ OUTPUT} \cdot \overline{WR}$	$A6 \cdot ADA D6 \text{ OUTPUT} \cdot \overline{WR}$	$A5 \cdot ADA D5 \text{ OUTPUT} \cdot \overline{WR}$	$A4 \cdot ADA D4 \text{ OUTPUT} \cdot \overline{WR}$
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	D7 输入	D6 输入	D5 输入	D4 输入
AIO	-	-	-	-

Note: 1. ADA 为地址有效 (Address Active) 的缩写，代表地址输出的时间。请参见 P22“外部存储器接口”。

Table 28. PA3..PA0 的第二功能

信号名称	PA3/AD3	PA2/AD2	PA1/AD1	PA0/AD0
PUOE	SRE	SRE	SRE	SRE
PUOV	$\sim(\overline{WR} ADA) \cdot \text{PortA3}$	$\sim(\overline{WR} ADA) \cdot \text{PortA2}$	$\sim(\overline{WR} ADA) \cdot \text{PortA1}$	$\sim(\overline{WR} ADA) \cdot \text{PortA0}$
DDOE	SRE	SRE	SRE	SRE
DDOV	$\overline{WR} ADA$	$\overline{WR} ADA$	$\overline{WR} ADA$	$\overline{WR} ADA$
PVOE	SRE	SRE	SRE	SRE
PVOV	$A3 \cdot ADA \overline{D3 \text{ OUTPUT}} \cdot \overline{WR}$	$A2 \cdot ADA \overline{D2 \text{ OUTPUT}} \cdot \overline{WR}$	$A1 \cdot ADA \overline{D1 \text{ OUTPUT}} \cdot \overline{WR}$	$A0 \cdot ADA \overline{D0 \text{ OUTPUT}} \cdot \overline{WR}$
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	D3 输入	D2 输入	D1 输入	D0 输入
AIO	-	-	-	-

端口 B 的第二功能

端口 B 的第二功能列于 Table 29。

Table 29. 端口 B 的第二功能

引脚	第二功能
PB7	SCK (SPI 总线串行时钟)
PB6	MISO (SPI 总线的主机输入 / 从机输出信号)
PB5	MOSI (SPI 总线的主机输出 / 从机输入信号)
PB4	\overline{SS} (SPI 从机选择输入)
PB3	AIN1 (模拟比较器负极输入)
PB2	AIN0 (模拟比较器正极输入)
PB1	T1 (T/C1 外部计数器输入)
PB0	T0 (T/C0 外部计数器输入) OC0 (T/C0 输出比较匹配输出)

引脚配置如下：

- **SCK – 端口 B, Bit 7**

SCK: SPI 通道的主机时钟输出, 从机时钟输入。当工作于从机模式时, 不论 DDB7 设置如何, 这个引脚都将设置为输入。当工作于主机模式时, 这个引脚的数据方向由 DDB7 控制。设置为输入后, 上拉电阻由 PORTB7 控制。

- **MISO – 端口 B, Bit 6**

MISO: SPI 通道的主机数据输入, 从机数据输出。当工作于主机模式时, 不论 DDB6 设置如何, 这个引脚都将设置为输入。当工作于从机模式时, 这个引脚的数据方向由 DDB6 控制。设置为输入后, 上拉电阻由 PORTB6 控制。

- **MOSI – 端口 B, Bit 5**

www.BDTIC.com/ATMEL

MOSI: SPI 通道的主机数据输出,从机数据输入。当工作于从机模式时,不论 DDB5 设置如何,这个引脚都将设置为输入。当工作于主机模式时,这个引脚的数据方向由 DDB5 控制。设置为输入后,上拉电阻由 PORTB5 控制。

- **SS – 端口 B, Bit 4**

SS: 从机选择输入。当工作于从机模式时,不论 DDB4 设置如何,这个引脚都将设置为输入。当工作于主机模式时,这个引脚的数据方向由 DDB4 控制。设置为输入后,上拉电阻由 PORTB4 控制。

- **AIN1 – 端口 B, Bit 3**

AIN1, 模拟比较负输入。配置该引脚为输入时,切断内部上拉电阻,防止数字端口功能与模拟比较器功能相冲突。

- **AIN0 – 端口 B, Bit 2**

AIN0, 模拟比较正输入。配置该引脚为输入时,切断内部上拉电阻,防止数字端口功能与模拟比较器功能相冲突。

- **T1 – 端口 B, Bit 1**

T1, T/C1 计数器源。

- **T0/OC0 – 端口 B, Bit 0**

T0, T/C0 计数器源。

OC0, 输出比较匹配模块的输出: PB0 可以作为 T/C0 输出比较模块的输出。此时引脚必须配置为输出 (DDB0 设置为“1”)。OC0 也是 PWM 模式的输出引脚。

Table31 将端口 B 的第二功能与 P60Figure 33 的重载信号关联在了一起。SPI MSTR INPUT 和 SPI SLAVE OUTPUT 构成了 MISO 信号,而 MOSI 可以分解为 SPI MSTR OUTPUT 和 SPI SLAVE INPUT。

www.BDTIC.com/ATMEL

Table 30. PB7..PB4 的第二功能

信号名称	PB7/SCK	PB6/MISO	PB5/MOSI	PB4/ \overline{SS}
PUOE	SPE • \overline{MSTR}	SPE • MSTR	SPE • \overline{MSTR}	SPE • \overline{MSTR}
PUOV	PORTB7 • \overline{PUD}	PORTB6 • \overline{PUD}	PORTB5 • \overline{PUD}	PORTB4 • \overline{PUD}
DDOE	SPE • \overline{MSTR}	SPE • MSTR	SPE • \overline{MSTR}	SPE • \overline{MSTR}
DDOV	0	0	0	0
PVOE	SPE • MSTR	SPE • \overline{MSTR}	SPE • MSTR	0
PVOV	SCK 输出	SPI 从机输出	SPI MSTR 输出	0
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	SCK 输入	SPI MSTR 输入	SPI 从机输入	SPI \overline{SS}
AIO	–	–	–	–

Table 31. PB3..PB0 的第二功能

信号名称	PB3/AIN1	PB2/AIN0	PB1/T1	PB0/T0/OC0
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	0	0	OC0 使能
PVOV	0	0	0	OC0
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	–	0	T1 输入	T0 输入
AIO	AIN1 输入	AIN0 输入	–	–

www.BDTIC.com/ATMEL

端口 C 的第二功能

端口 C 的第二功能示于 Table 32。

Table 32. 端口 C 的第二功能

端口引脚	第二功能
PC7	A15 (外部存储器接口地址位 15)
PC6	A14 (外部存储器接口地址位 14)
PC5	A13 (外部存储器接口地址位 13)
PC4	A12 (外部存储器接口地址位 12)
PC3	A11 (外部存储器接口地址位 11)
PC2	A10 (外部存储器接口地址位 10)
PC1	A9 (外部存储器接口地址位 9)
PC0	A8 (外部存储器接口地址位 8)

- A15 – 端口 C, Bit 7

A15，外部存储器接口地址位 15。

- **A14 – 端口 C, Bit 6**

A14，外部存储器接口地址位 14。

- **A13 – 端口 C, Bit 5**

A13，外部存储器接口地址位 13。

- **A12 – 端口 C, Bit 4**

A12，外部存储器接口地址位 12。

- **A11 – 端口 C, Bit 3**

A11，外部存储器接口地址位 11。

- **A10 – 端口 C, Bit 2**

A10，外部存储器接口地址位 10。

- **A9 – 端口 C, Bit 1**

A9，外部存储器接口地址位 9。

- **A8 – 端口 C, Bit 0**

A8，外部存储器接口地址位 8。

Table 33 和 Table 34 将端口 C 的第二功能与 P60Figure 33 的重载信号关联在了一起。

www.BDTIC.com/ATMEL

Table 33. PC7..PC4 的第二功能

信号名称	PC7/A15	PC6/A14	PC5/A13	PC4/A12
PUOE	SRE • (XMM<1)	SRE • (XMM<2)	SRE • (XMM<3)	SRE • (XMM<4)
PUOV	0	0	0	0
DDOE	SRE • (XMM<1)	SRE • (XMM<2)	SRE • (XMM<3)	SRE • (XMM<4)
DDOV	1	1	1	1
PVOE	SRE • (XMM<1)	SRE • (XMM<2)	SRE • (XMM<3)	SRE • (XMM<4)
PVOV	A15	A14	A13	A12
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	–	–	–	–
AIO	–	–	–	–

Table 34. PC3..PC0 的第二功能

信号名称	PC3/A11	PC2/A10	PC1/A9	PC0/A8
PUOE	SRE • (XMM<5)	SRE • (XMM<6)	SRE • (XMM<7)	SRE • (XMM<7)
PUOV	0	0	0	0
DDOE	SRE • (XMM<5)	SRE • (XMM<6)	SRE • (XMM<7)	SRE • (XMM<7)
DDOV	1	1	1	1
PVOE	SRE • (XMM<5)	SRE • (XMM<6)	SRE • (XMM<7)	SRE • (XMM<7)
PVOV	A11	A10	A9	A8
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	–	–	–	–
AIO	–	–	–	–

www.BDTIC.com/ATMEL

端口 D 的第二功能

端口 D 的第二功能列于 Table 35。

Table 35. 端口 D 的第二功能

端口引脚	第二功能
PD7	\overline{RD} (读出外部存储器选通)
PD6	\overline{WR} (写入外部存储器选通)
PD5	OC1A (T/C1 输出比较 A 匹配输出)
PD4	XCK (USART 外部时钟输入 / 输出)
PD3	INT1 (外部中断 1 的输入)
PD2	INT0 (外部中断 0 的输入)
PD1	TXD (USART 输出引脚)
PD0	RXD (USART 输入引脚)

第二功能配置如下：

- \overline{RD} – 端口 D, Bit 7

\overline{RD} 为外部数据存储器读出选通控制位。

- \overline{WR} – 端口 D, Bit 6

\overline{WR} 为外部数据存储器写入选通控制位。

- OC1A – 端口 D, Bit 5

OC1A, 输出比较匹配 A 输出: PD5 引脚作为 T/C1 输出比较 A 外部输入。在该功能下引脚作为输出 (DDD5 置 1)。在 PWM 模式的定时器功能中, OC1A 引脚作为输出。

- XCK – 端口 D, Bit 4

XCK, USART 外部时钟。数据方向寄存器 (DDD4) 控制时钟为输出 (DDD4 置位) 或输入 (DDD4 清除)。只有当 USART 工作在同步模式时, XCK 引脚才有效。

- INT1 – 端口 D, Bit 3

INT1, 外部中断 1。PD3 引脚作为 MCU 的外部中断源。

- INT0/XCK1 – 端口 D, Bit 2

INT0, 外部中断 0。PD2 引脚作为 MCU 的外部中断源。

XCK1, 外部时钟。数据方向寄存器 (DDD2) 控制时钟为输出 (DDD2 置位) 或输入 (DDD2 清除)。

- TXD – 端口 D, Bit 1

TXD 是 USART 的数据发送引脚。当使能了 USART 的发送器后, 这个引脚被强制设置为输出, 此时 DDD1 不起作用。

- RXD – 端口 D, Bit 0

RXD 是 USART 的数据接收引脚。当使能了 USART 的接收器后, 这个引脚被强制设置为输出, 此时 DDD0 不起作用。但是 PORTD0 仍然控制上拉电阻。

www.BDTIC.com/ATMEL

Table 36 和 Table 37 将端口 D 的第二功能与 P60Figure 33 的重载信号关联在了一起。

Table 36. PD7..PD4 的第二功能

信号名称	PD7/RD	PD6/WR	PD5/OC1A	PD4/XCK
PUOE	SRE	SRE	0	0
PUOV	0	0	0	0
DDOE	SRE	SRE	0	0
DDOV	1	1	0	0
PVOE	SRE	SRE	OC1A 使能	XCK 输出使能
PVOV	\overline{RD}	\overline{WR}	OC1A	XCK 输出
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	-	-	-	XCK 输入
AIO	-	-	-	-

Table 37. PD3..PD0 的第二功能

信号名称	PD3/INT1	PD2/INT0	PD1/TXD	PD0/RXD
PUOE	0	0	TXEN0	RXEN0
PUOV	0	0	0	PORTD0 · \overline{PUD}
DDOE	0	0	TXEN0	RXEN0
DDOV	0	0	0	0
PVOE	0	0	TXEN0	0
PVOV	0	0	TXD	0
DIEOE	INT1 使能	INT0 使能	0	0
DIEOV	1	1	0	0
DI	INT1 输入	INT0 输入	-	RXD
AIO	-	-	-	-

www.BDTIC.com/ATMEL

端口 E 的第二功能

端口 E 的第二功能列于 Table 38。

Table 38. 端口 E 的第二功能

引脚	第二功能
PE2	OC1B (T/C1 输出比较 B 匹配输出)
PE1	ALE (外部存储器地址锁存使能)
PE0	ICP (T/C1 输入捕获引脚) INT2 (外部中断 2 输入)

引脚配置如下：

- **OC1B – 端口 E, Bit 2**

OC1B, 输出比较匹配 B 输出: PE2 引脚作为 T/C1 输出比较 B 的外部输出引脚 (DDE2 置“1”)。在 PWM 模式定时器功能时, OC1B 作为输出引脚。

- **ALE – 端口 E, Bit 1**

ALE 为外部数据存储器地址锁存使能信号。

- **ICP/INT2 – 端口 E, Bit 0**

ICP – 输入捕获引脚: PE0 引脚作为 T/C1 输入捕获引脚。

INT2, 外部中断源 2: PE0 可以作为外部中断源。

Table 39 将端口 E 的第二功能与 P60Figure 33 的重载信号关联在了一起。

Table 39. PE2..PE0 的第二功能

信号名称	PE2	PE1	PE0
FUCOE	0	SRE	0
PUOV	0	0	0
DDOE	0	SRE	0
DDOV	0	1	0
PVOE	OC1B 重载使能	SRE	0
PVOV	OC1B	ALE	0
DIEOE	0	0	INT2 使能
DIEOV	0	0	1
DI	0	0	INT2 输入, ICP 输入
AIO	–	–	–

www.BDTIC.com/ATMEL

I/O 端口寄存器的说明

端口 A 数据寄存器 - PORTA

Bit	7	6	5	4	3	2	1	0	
	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	PORTA
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 A 数据方向寄存器 - DDRA

Bit	7	6	5	4	3	2	1	0	
	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	DDRA
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 A 输入引脚地址 - PINA

Bit	7	6	5	4	3	2	1	0	
	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	PINA
读 / 写	R	R	R	R	R	R	R	R	
初始值	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	

端口 B 数据寄存器 - PORTB

Bit	7	6	5	4	3	2	1	0	
	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 B 数据方向寄存器 - DDRB

Bit	7	6	5	4	3	2	1	0	
	DDRB7	DDRB6	DDRB5	DDRB4	DDRB3	DDRB2	DDRB1	DDRB0	DDRB
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 B 输入引脚地址 - PINB

Bit	7	6	5	4	3	2	1	0	
	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
读 / 写	R	R	R	R	R	R	R	R	
初始值	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	

端口 C 数据寄存器 - PORTC

Bit	7	6	5	4	3	2	1	0	
	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	PORTC
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 C 数据方向寄存器 - DDRC

Bit	7	6	5	4	3	2	1	0	
	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	DDRC
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

www.bdtic.com/ATMEL

端口 C 输入引脚地址 - PINC

Bit	7	6	5	4	3	2	1	0	
	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	PINC
读 / 写	R	R	R	R	R	R	R	R	
初始值	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	

端口 D 数据寄存器 - PORTD

Bit	7	6	5	4	3	2	1	0	
	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	PORTD
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 D 数据方向寄存器 - DDRD

Bit	7	6	5	4	3	2	1	0	
	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	DDRD
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 D 输入引脚地址 - PIND

Bit	7	6	5	4	3	2	1	0	
	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	PIND
读 / 写	R	R	R	R	R	R	R	R	
初始值	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	

端口 E 数据寄存器 - PORTE

Bit	7	6	5	4	3	2	1	0	
	-	-	-	-	-	PORTE2	PORTE1	PORTE0	PORTE
读 / 写	R	R	R	R	R	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

www.BDTIC.com/ATMEL

端口 E 数据方向寄存器 - DDRE

Bit	7	6	5	4	3	2	1	0	
	-	-	-	-	-	DDE2	DDE1	DDE0	DDRE
读 / 写	R	R	R	R	R	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

端口 E 输入引脚地址 - PINE

Bit	7	6	5	4	3	2	1	0	
	-	-	-	-	-	PINE2	PINE1	PINE0	PINE
读 / 写	R	R	R	R	R	R	R	R	
初始值	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	

外部中断

外部中断通过引脚 INT0、INT1 与 INT2 触发。只要使能了中断，即使引脚 INT0..2 配置为输出，只要电平发生了合适的变化，中断也会触发。这个特点可以用来产生软件中断。通过设置 MCU 控制寄存器 MCUCR 与 MCU 控制与状态寄存器 MCUCSR，中断可以由下降沿、上升沿，或者是低电平触发 (INT2 为边沿触发中断)。当外部中断使能并且配置为电平触发 (INT0/INT1)，只要引脚电平为低，中断就会产生。若要求 INT0 与 INT1 在信号下降沿或上升沿触发，I/O 时钟必须工作，如 P30“时钟系统及其分布”说明的那样。INT0/INT1 的中断条件检测 INT2 则是异步的。也就是说，这些中断可以用来将器件从睡眠模式唤醒。在睡眠过程 (除了空闲模式) 中 I/O 时钟是停止的。

通过电平方式触发中断，从而将 MCU 从掉电模式唤醒时，要保证电平保持一定的时间，以降低 MCU 对噪声的敏感程度。电平以看门狗的频率检测两次。在 5.0V、25°C 的条件下，看门狗的标称时钟周期为 1 μs。看门狗时钟受电压的影响，具体请参考 P186“电气特性”。只要在采样过程中出现了合适的电平，或是信号持续到启动过程的末尾，MCU 就会唤醒。启动过程由熔丝位 SUT 决定，如 P30“系统时钟及其选项”所示。若信号出现于两次采样过程，但在启动过程结束之前就消失了，MCU 仍将唤醒，但不再会引发中断了。要求的电平必须保持足够长的时间以使 MCU 结束唤醒过程，然后触发电平中断。

MCU 控制寄存器 - MCUCR

MCU 控制寄存器包含中断触发控制位与通用 MCU 功能。

Bit	7	6	5	4	3	2	1	0	
	SRE	SRW10	SE	SM1	ISC11	ISC10	ISC01	ISC00	MCUCR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 3, 2 – ISC11, ISC10: 中断触发方式控制 1 Bit1 与 Bit 0

外部中断 1 由引脚 INT1 激发，如果 SREG 寄存器的 I 标志位和相应的中断屏蔽位置位的话。触发方式如 Table 40 所示。在检测边沿前 MCU 首先采样 INT1 引脚上的电平。如果选择了边沿触发方式或电平变化触发方式，那么持续时间大于一个时钟周期的脉冲将触发中断，过短的脉冲则不能保证触发中断。如果选择低电平触发方式，那么低电平必须保持到当前指令执行完成。

www

Table 40. 中断 1 触发方式控制

ISC11	ISC10	说明
0	0	INT1 为低电平时产生中断请求
0	1	INT1 引脚上任意的逻辑电平变化都将引发中断
1	0	INT1 的下降沿产生中断请求
1	1	INT1 的上升沿产生中断请求

• Bit 1, 0 – ISC01, ISC00: 中断 0 触发方式控制 Bit 1 与 Bit 0

外部中断 0 由引脚 INT0 激发，如果 SREG 寄存器的 I 标志位和相应的中断屏蔽位置位的话。触发方式如 Table 41 所示。在检测边沿前 MCU 首先采样 INT0 引脚上的电平。如果选择了边沿触发方式或电平变化触发方式，那么持续时间大于一个时钟周期的脉冲将触发中断，过短的脉冲则不能保证触发中断。如果选择低电平触发方式，那么低电平必须保持到当前指令执行完成。

Table 41. 中断 0 触发方式控制

ISC01	ISC00	说明
0	0	INT0 为低电平时产生中断请求

Table 41. 中断 0 触发方式控制

ISC01	ISC00	说明
0	1	INT0 引脚上任意的逻辑电平变化都将引发中断
1	0	INT0 的下降沿产生中断请求
1	1	INT0 的上升沿产生中断请求

扩展 MCU 控制寄存器 - EMCUCR

Bit	7	6	5	4	3	2	1	0	
	SM0	SRL2	SRL1	SRL0	SRW01	SRW00	SRW11	ISC2	EMCUCR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 0 – ISC2: 中断 2 触发方式控制

异步外中断 2 由外部引脚 INT2 激活，如果 SREG 寄存器的 I 标志和 GICR 寄存器相应的中断屏蔽位置位的话。若 ISC2 写 0，INT2 的下降沿激活中断。若 ISC2 写 1，INT2 的上升沿激活中断。INT2 的边沿触发方式是异步的。只要 INT2 引脚上产生宽度大于 Table 42 所示数据的脉冲就会引发中断。若选择了低电平中断，低电平必须保持到当前指令完成，然后才会产生中断。而且只要将引脚拉低，就会引发中断请求。改变 ISC2 时有可能发生中断。因此建议首先在寄存器 GICR 里清除相应的中断使能位 INT2，然后再改变 ISC2。最后，不要忘记在重新使能中断之前通过对 GIFR 寄存器的相应中断标志位 INTF2 写 '1' 使其清零。

Table 42. 异步 (外部) 中断特性

符号	参数	条件	最小值	典型值	最大值	单位
t_{INT}	异步 (外部) 中断的最小脉冲宽度			50		ns

www.BDTIC.com/ATMEL

通用中断控制寄存器 - GICR

Bit	7	6	5	4	3	2	1	0	
	INT1	INT0	INT2	-	-	-	IVSEL	IVCE	GICR
读 / 写	R/W	R/W	R/W	R	R	R	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 7 – INT1: 外部中断请求 1 使能

当 INT1 为 '1'，而且状态寄存器 SREG 的 I 标志置位，相应的外部引脚中断就使能了。MCU 通用控制寄存器 - MCUCR 的中断敏感电平控制 1 位 1/0 (ISC11 与 ISC10) 决定中断是由上升沿、下降沿，还是 INT1 电平触发的。只要使能，即使 INT1 引脚被配置为输出，只要引脚电平发生了相应的变化，中断可将产生。

• Bit 6 – INT0: 外部中断请求 0 使能

当 INT0 为 '1'，而且状态寄存器 SREG 的 I 标志置位，相应的外部引脚中断就使能了。MCU 通用控制寄存器 - MCUCR 的中断敏感电平控制 0 位 1/0 (ISC01 与 ISC00) 决定中断是由上升沿、下降沿，还是 INT0 电平触发的。只要使能，即使 INT0 引脚被配置为输出，只要引脚电平发生了相应的变化，中断可将产生。

• Bit 5 – INT2: 外部中断请求 2 使能

当 INT2 为 '1'，而且状态寄存器 SREG 的 I 标志置位，相应的外部引脚中断就使能了。MCU 通用控制寄存器 - MCUCR 的中断敏感电平控制 2 位 1/0 (ISC2 与 ISC2) 决定中断是由上升沿、下降沿，还是 INT2 电平触发的。只要使能，即使 INT2 引脚被配置为输出，只要引脚电平发生了相应的变化，中断可将产生。

通用中断标志寄存器 - GIFR

Bit	7	6	5	4	3	2	1	0		
	INTF1 INTF0 INTF2			-		-		-		GIFR
读 / 写	R/W	R/W	R/W	R	R	R	R	R		
初始值	0	0	0	0	0	0	0	0		

- **Bit 7 – INTF1: 外部中断标志 1**

INT1 引脚电平发生跳变时触发中断请求，并置位相应的中断标志 INTF1。如果 SREG 的位 I 以及 GIFR 寄存器相应的中断使能位 INT1 为 "1"，MCU 即跳转到相应的中断向量。进入中断服务程序之后该标志自动清零。此外，标志位也可以通过写入 "1" 来清零。

- **Bit 6 – INTF0: 外部中断标志 0**

INT0 引脚电平发生跳变时触发中断请求，并置位相应的中断标志 INTF0。如果 SREG 的位 I 以及 GIFR 寄存器相应的中断使能位 INT0 为 "1"，MCU 即跳转到相应的中断向量。进入中断服务程序之后该标志自动清零。此外，标志位也可以通过写入 "1" 来清零。

- **Bit 5 – INTF2: 外部中断标志 2**

INT2 引脚电平发生跳变时触发中断请求，并置位相应的中断标志 INTF2。如果 SREG 的位 I 以及 GIFR 寄存器相应的中断使能位 INT2 为 "1"，MCU 即跳转到相应的中断向量。进入中断服务程序之后该标志自动清零。此外，标志位也可以通过写入 "1" 来清零。注意，当 INT2 中断禁用进入某些休眠模式时，该引脚的输入缓冲将禁用。这会导致 INTF2 标志设置信号的逻辑变化，详见 P59“数字输入使能和睡眠模式”。

www.BDTIC.com/ATMEL

具有 PWM 功能的 8 位定时器 / 计时器 0


T/C0 是一个通用的单通道 8 位定时器 / 计数器模块。其主要特点如下：

- 单通道计数器
- 比较匹配发生时清除定时器 (自动加载)
- 无干扰脉冲, 相位正确的 PWM
- 频率发生器
- 外部事件计数器
- 10 位的时钟预分频器
- 溢出和比较匹配中断源 (TOV0 和 OCF0)

综述

Figure 34 为 8 位定时器 / 计数器的简化框图。实际引脚排列请参考 P2“ATmega8515 的引脚”。CPU 可以访问的 I/O 寄存器, 包括位和引脚, 以粗体显示。I/O 寄存器和位的位置列于 P86“8 位定时器 / 计数器寄存器的说明”。

Figure 34. 8 位 T/C 方框图



寄存器

T/C(TCNT0)和输出比较寄存器(OCR0)为 8 位寄存器。中断请求 (图中简称为 Int.Req.) 信号在定时器中断标志寄存器 TIFR 都有反映。所有中断都可以通过定时器中断屏蔽寄存器 TIMSK 单独进行屏蔽。图中没有给出 TIFR 和 TIMSK。

T/C 可以通过预分频器由内部时钟源驱动, 或者是通过 T0 引脚的外部时钟源来驱动。时钟选择逻辑模块控制使用哪一个时钟源与什么边沿来增加 (或降低) T/C 的数值。如果没有选择时钟源 T/C 就不工作。时钟选择模块的输出定义为定时器时钟 clk_{T0} 。

双缓冲的输出比较寄存器 OCR0 一直与 T/C 的数值进行比较。比较的结果可用来产生 PWM 波, 或在输出比较引脚 OC0 上产生变化频率的输出, 如 P78“输出比较单元”说明的那样。比较匹配事件还将置位比较标志 OCF0。此标志可以用来产生输出比较中断请求。

定义 本文的许多寄存器及其各个位以通用的格式表示。小写的“n”取代了 T/C 的序号，在此即为 0。小写的“x”取代了输出比较单元通道，在此即为通道 A。但是在写程序时要使用精确的格式，例如使用 TCNT0 来访问 T/C0 计数值，等等。

Table 43 的定义适用于全文。

Table 43. 定义

BOTTOM	计数器计到 0x00 时即达到 BOTTOM。
MAX	计数器计到 0xFF (十进制的 255) 时即达到 MAX。
TOP	计数器计到计数序列的最大值时即达到 TOP。TOP 值可以为固定值 0xFF (MAX)，或是存储于寄存器 OCR0 里的数值，具体由工作模式确定


T/C 的时钟源

T/C 可以由内部同步时钟或外部异步时钟驱动。时钟源是由时钟选择逻辑决定的，而时钟选择逻辑是由位于 T/C 控制寄存器 TCCR0 的时钟选择位 CS02:0 控制的。P89“T/C0 与 T/C1 的预分频器”对时钟源与预分频有详尽的描述。

计数器单元

8 位 T/C 的主要部分为可编程的双向计数单元。Figure 35 即为计数器和周边电路的框图。

Figure 35. 计数器单元方框图



信号说明 (内部信号) :

- count** 使 TCNT0 加 1 或减 1。
- direction** 选择加操作或减操作。
- clear** 清除 TCNT0 (将所有的位清零)。
- clk_{Tn}** T/C 的时钟，clk_{T0}。
- top** 表示 TCNT0 已经达到了最大值。
- bottom** 表示 TCNT0 已经达到了最小值 (0)。

根据不同的工作模式，计数器针对每一个 clk_{T0} 实现清零、加一或减一操作。clk_{T0} 可以由内部时钟源或外部时钟源产生，具体由时钟选择位 CS02:0 确定。没有选择时钟源时 (CS02:0 = 0) 定时器即停止。但是不管有没有 clk_{T0}，CPU 都可以访问 TCNT0。CPU 写操作比计数器其他操作 (如清零、加减操作) 的优先级高。

计数序列由 T/C 控制寄存器 (TCCR0) 的 WGM01 和 WGM00 决定。计数器计数行为与输出比较 OC0 的波形有紧密的关系。有关计数序列和波形产生的详细信息请参考 P80“工作模式”。


T/C 溢出中断标志 TOV0 根据 WGM01:0 设定的工作模式来设置。TOV0 可以用于产生 CPU 中断。

输出比较单元

8位比较器持续对TCNT0和输出比较寄存器OCR0进行比较。一旦TCNT0等于OCR0,比较器就给出匹配信号。在匹配发生的下一个定时器时钟周期输出比较标志OCF0置位。若此时OCIE0 = 1且SREG的全局中断标志I置位,CPU将产生输出比较中断。执行中断服务程序时OCF0自动清零,或者通过软件写“1”的方式来清零。根据由WGM21:0和COM01:0设定的不同的工作模式,波形发生器利用匹配信号产生不同的波形。同时,波形发生器还利用max和bottom信号来处理极值条件下的特殊情况(P80“工作模式”)。

Figure 36 为输出比较单元的方框图。

Figure 36. 输出比较单元方框图



使用 PWM 模式时 OCR0 寄存器为双缓冲寄存器；而在正常工作模式和匹配时清零模式双缓冲功能是禁止的。双缓冲可以将更新 OCR0 寄存器与 top 或 bottom 时刻同步起来，从而防止产生不对称的 PWM 脉冲，消除了干扰脉冲。

访问 OCR0 寄存器看起来很复杂，其实不然。使能双缓冲功能时，CPU 访问的是 OCR0 缓冲寄存器；禁止双缓冲功能时 CPU 访问的则是 OCR0 本身。

强制输出比较

工作于非 PWM 模式时，可以通过对强制输出比较位 FOC0 写“1”的方式来产生比较匹配。强制比较匹配不会置位 OCF0 标志，也不会重载 / 清零定时器，但是 OC0 引脚将被更新，好象真的发生了比较匹配一样 (COM01:0 决定 OC0A 是置位、清零，还是“0”-“1”交替变化)。

写 TCNT0 操作将阻止比较匹配

CPU 对 TCNT0 寄存器的写操作会在下一个定时器时钟周期阻止比较匹配的发生，即使此时定时器已经停止了。这个特性可以用来在 T/C 时钟使能时将 OCR0 初始化为与 TCNT0 相同的数值而不触发中断。

使用输出比较单元

由于在任意模式下写 TCNT0 都将在下一个定时器时钟周期里阻止比较匹配，在使用输出比较时改变 TCNT0 就会有风险，不论 T/C 此时是否在运行与否。如果写入的 TCNT0 的数值等于 OCR0，比较匹配就被丢失了，造成不正确的波形发生结果。类似地，在计数器进行降序计数时不要对 TCNT0 写入等于 BOTTOM 的数据。

OC0 的设置应该在设置数据方向寄存器之前完成。最简单的设置 OC0 的方法是在普通模式下利用强制输出比较 FOC0。即使在改变波形发生模式时 OC0 寄存器也会一直保持它的数值。


注意 COM01:0 和比较值都不是双缓冲的。COM01:0 的改变将立即生效。

www.BDTIC.com/ATMEL

比较匹配输出单元

比较匹配模式控制位 COM01:0 具有双重功能。波形发生器利用 COM01:0 来确定下一次比较匹配发生时的输出比较状态 (OC0) ; COM01:0 还控制 OC0 引脚输出信号的来源。Figure 37 为受 COM01:0 设置影响的简化逻辑框图。I/O 寄存器、I/O 位和 I/O 引脚以粗体表示。图中只给出了受 COM01:0 影响的通用 I/O 端口控制寄存器 (DDR 和 PORT)。谈及 OC0 状态时指的是内部 OC0 寄存器，而不是 OC0 引脚。系统复位时 OC0 寄存器清零。

Figure 37. 比较匹配输出单元原理图



www.BDTIC.com/ATMEL

如果 COM01:0 不全为零，通用 I/O 口功能将被波形发生器的输出比较功能取代。但 OC0 引脚为输入还是输出仍然由数据方向寄存器 DDR 控制。在使用 OC0 功能之前首先要通过数据方向寄存器的 DDR_OC0 位将此引脚设置为输出。端口功能与波形发生器的工作模式无关。

输出比较逻辑的设计允许 OC0 状态在输出之前首先进行初始化。要注意某些 COM01:0 设置保留给了其他操作类型，详见 P86“8 位定时器 / 计数器寄存器的说明”。

比较输出模式和波形产生

波形发生器利用 COM01:0 的方法在普通模式、CTC 模式和 PWM 模式下有所区别。对于所有的模式，设置 COM01:0 = 0 表明比较匹配发生时波形发生器不会操作 OC0 寄存器。非 PWM 模式的比较输出请参见 P86 Table 45；快速 PWM 的比较输出示于 P87 Table 46；相位修正 PWM 的比较输出在 P87 Table 47 有描述。

改变 COM01:0 将影响写入数据后的第一次比较匹配。对于非 PWM 模式，可以通过使用 FOC0 来立即产生效果。

工作模式

工作模式 - T/C 和输出比较引脚的行为 - 由波形发生模式 (WGM01:0) 及比较输出模式 (COM01:0) 的控制位决定。比较输出模式对计数序列没有影响，而波形产生模式对计数序列则有影响。COM01:0 控制 PWM 输出是否为反极性。非 PWM 模式时 COM01:0 控制输出是否应该在比较匹配发生时置位、清零，或是电平取反 (P80“比较匹配输出单元”)。

具体的时序信息请参考 P84“T/C 时序图”之 Figure 41、Figure 42、Figure 43 与 Figure 44。

普通模式

普通模式 (WGM01:0 = 0) 为最简单的工作模式。在此模式下计数器不停地累加。计到 8 比特的最大值后 (TOP = 0xFF)，由于数值溢出计数器简单地返回到最小值 0x00 重新开

始。在 TCNT0 为零的同一个定时器时钟里 T/C 溢出标志 TOV0 置位。此时 TOV0 有点象第 9 位，只是只能置位，不会清零。但由于定时器中断服务程序能够自动清零 TOV0，因此可以通过软件提高定时器的分辨率。在普通模式下没有什么需要特殊考虑的，用户可以随时写入新的计数器数值。


输出比较单元可以用来产生中断。但是不推荐在普通模式下利用输出比较来产生波形，因为这会占用太多的 CPU 时间。

CTC(比较匹配时清零定时器)模式

在 CTC 模式 (WGM01:0 = 2) 下 OCR0 寄存器用于调节计数器的分辨率。当计数器的数值 TCNT0 等于 OCR0 时计数器清零。OCR0 定义了计数器的 TOP 值，亦即计数器的分辨率。这个模式使得用户可以很容易地控制比较匹配输出的频率，也简化了外部事件计数的操作。

CTC 模式的时序图为 Figure 38。计数器数值 TCNT0 一直累加到 TCNT0 与 OCR0 匹配，然后 TCNT0 清零。

Figure 38. CTC 模式的时序图



利用 OCF0 标志可以在计数器数值达到 TOP 时产生中断。在中断服务程序里可以更新 TOP 的数值。由于 CTC 模式没有双缓冲功能，在计数器以无预分频器或很低的预分频器工作的时候将 TOP 更改为接近 BOTTOM 的数值时要小心。如果写入的 OCR0 数值小于当前 TCNT0 的数值，计数器将丢失一次比较匹配。在下次比较匹配发生之前，计数器不得不先计数到最大值 0xFF，然后再从 0x00 开始计数到 OCF0。

为了在 CTC 模式下得到波形输出，可以设置 OC0 在每次比较匹配发生时改变逻辑电平。这可以通过设置 COM01:0 = 1 来完成。在期望获得 OC0 输出之前，首先要将其端口设置为输出。波形发生器能够产生的最大频率为 $f_{OC0} = f_{clk_I/O} / 2$ (OCR0 = 0x00)。频率由如下公式确定：

$$f_{OCn} = \frac{f_{clk_I/O}}{2 \cdot N \cdot (1 + OCRn)}$$

变量 N 代表预分频因子 (1、8、64、256 或 1024)。

在普通模式下，TOV0 标志的置位发生在计数器从 MAX 变为 0x00 的定时器时钟周期。


快速 PWM 模式

快速 PWM 模式 (WGM01:0 = 3) 可用来产生高频的 PWM 波形。快速 PWM 模式与其他 PWM 模式的不同之处是其单斜坡工作方式。计数器从 BOTTOM 计到 MAX，然后立即回到 BOTTOM 重新开始。对于普通的比较输出模式，输出比较引脚 OC0 在 TCNT0 与 OCR0 匹配时清零，在 BOTTOM 时置位；对于反向比较输出模式，OC0 的动作正好相反。由于使用了单斜坡模式，快速 PWM 模式的工作频率比使用双斜坡的相位修正 PWM 模式高一

倍。此高频操作特性使得快速 PWM 模式十分适合于功率调节，整流和 DAC 应用。高频可以减小外部元器件（电感，电容）的物理尺寸，从而降低系统成本。

工作于快速 PWM 模式时，计数器的数值一直增加到 MAX，然后在后面的一个时钟周期清零。具体的时序图为 Figure 39。图中柱状的 TCNT0 表示这是单边斜坡操作。方框图同时包含了普通的 PWM 输出以及反向 PWM 输出。TCNT0 斜坡上的短水平线表示 OCR0 和 TCNT0 的比较匹配。

Figure 39. 快速 PWM 模式时序图



www.BDTIC.com/ATMEL

计时器数值达到 MAX 时 T/C 溢出标志 TOV0 置位。如果中断使能，在中断服务程序可以更新比较值。

工作于快速 PWM 模式时，比较单元可以在 OC0 引脚上输出 PWM 波形。设置 COM01:0 为 2 可以产生普通的 PWM 信号；为 3 则可以产生反向 PWM 波形（参见 P87Table 46）。要想在引脚上得到输出信号还必须将 OC0 的数据方向设置为输出。产生 PWM 波形的机理是 OC0 寄存器在 OCR0 与 TCNT0 匹配时置位（或清零），以及在计数器清零（从 MAX 变为 BOTTOM）的那一个定时器时钟周期清零（或置位）。

输出的 PWM 频率可以通过如下公式计算得到：

$$f_{OCnPWM} = \frac{f_{clk_I/O}}{N \cdot 256}$$

变量 N 代表分频因子（1、8、64、256 或 1024）。

OCR0 寄存器为极限值时表示快速 PWM 模式的一些特殊情况。若 OCR0 等于 BOTTOM，输出为出现在第 MAX+1 个定时器时钟周期的窄脉冲；OCR0 为 MAX 时，根据 COM01:0 的设定，输出恒为高电平或低电平。


通过设定 OC0 在比较匹配时进行逻辑电平取反（COM01:0 = 1），可以得到占空比为 50% 的周期信号。OCR0 为 0 时信号有最高频率 $f_{oc2} = f_{clk_I/O}/2$ 。这个特性类似于 CTC 模式下的 OC0 取反操作，不同之处在于快速 PWM 模式具有双缓冲。

相位修正 PWM 模式

相位修正 PWM 模式 (WGM01:0 = 1) 为用户提供了一个获得高精度相位修正 PWM 波形的方法。此模式基于双斜坡操作。计时器重复地从 BOTTOM 计到 MAX，然后又从 MAX 倒回到 BOTTOM。在一般的比较输出模式下，当计时器往 MAX 计数时若发生了 TCNT0 与 OCR0 的匹配，OC0 将清零为低电平；而在计时器往 BOTTOM 计数时若发生了 TCNT0 与 OCR0 的匹配，OC0 将置位为高电平。工作于反向输出比较时则正好相反。与单斜坡操作相比，双斜坡操作可获得的最高频率要小。但由于其对称的特性，十分适合于电机控制。

相位修正 PWM 模式的 PWM 精度固定为 8 比特。计时器不断地累加直到 MAX，然后开始减计数。在一个定时器时钟周期里 TCNT0 的值等于 MAX。时序图可参见 Figure 40。图中 TCNT0 的数值用柱状图表示，以说明双斜坡操作。本图同时说明了普通 PWM 的输出和反向 PWM 的输出。TCNT0 斜坡上的小横条表示 OCR0 与 TCNT0 的比较匹配。

Figure 40. 相位修正 PWM 模式的时序图



当计时器达到 BOTTOM 时 T/C 溢出标志位 TOV0 置位。此标志位可用来产生中断。

工作于相位修正 PWM 模式时，比较单元可以在 OC0 引脚产生 PWM 波形：将 COM01:0 设置为 2 产生普通相位的 PWM，设置 COM01:0 为 3 产生反向 PWM 信号（参见 P87Table 47）。要想在引脚上得到输出信号还必须将 OC0 的数据方向设置为输出。OCR0 和 TCNT0 比较匹配发生时 OC0 寄存器将产生相应的清零或置位操作，从而产生 PWM 波形。工作于相位修正模式时 PWM 频率可由下式公式获得：

$$f_{OCnPCPWM} = \frac{f_{clk_I/O}}{N \cdot 510}$$

变量 N 表示预分频因子 (1、8、64、256 或 1024)。

OCR0 寄存器处于极值代表了相位修正 PWM 模式的一些特殊情况。在普通 PWM 模式下，若 OCR0 等于 BOTTOM，输出一直保持为低电平；若 OCR0 等于 MAX，则输出保持为高电平。反向 PWM 模式则正好相反。

在 Figure 40 的第 2 个周期，虽然没有发生比较匹配，OCn 也出现了一个从高到低的跳变。其目的是保证波形在 BOTTOM 两侧的对称。没有比较匹配时有两种情况会出现跳变

- 如 Figure 40 所示, OCR0 的值从 MAX 改变为其他数据。当 OCR0 值为 MAX 时, 引脚 OCn 的输出应该与前面降序记数比较匹配的结果相同。为了保证波形在 BOTTOM 两侧的对称, 当 T/C 的数值为 MAX 时, 引脚 OCn 的输出又必须符合后面升序记数比较匹配的结果。
- 定时器从一个比 OCR0 高的值开始记数, 并因而丢失了一次比较匹配。系统因此引入发生 OCn 却仍然有跳变的现象。

T/C 时序图

T/C 是同步电路, 因此其时钟 clk_{T0} 可以表示为时钟使能信号, 如下图所示。图中还说明了中断标志设置的时间。Figure 41 给出了基本的 T/C 工作时序, 以及除了相位修正 PWM 模式之外其他模式接近 MAX 时的记数序列。

Figure 41. T/C 时序图, 无预分频器




Figure 42 所示为相同的工作时序, 但有预分频。

www.BDTIC.com/ATMEL

Figure 42. T/C 时序图, 预分频器为 $f_{clk_I/O}/8$




Figure 43 给出了各种模式下 (除了 CTC 模式) OCF0 的置位情况。

Figure 43. T/C 时序图，OCF0 置位，预分频器为 $f_{clk_I/O}/8$





Figure 44 给出了 CTC 模式下 OCF0 置位和 TCNT0 清除的情况。

Figure 44. T/C 时序图，CTC 模式，预分频器为 $f_{clk_I/O}/8$



www.BDTIC.com/ATMEL

8 位定时器 / 计数器寄存器的说明

T/C 控制寄存器 - TCCR0

Bit	7	6	5	4	3	2	1	0	
	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00	TCCR0
读 / 写	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

• Bit 7 – FOC0: 强制输出比较

FOC0 仅在 WGM00 指明非 PWM 模式时才有效。但是，为了保证与未来器件的兼容性，在使用 PWM 时，写 TCCR0 要对其清零。对其写 1 后，波形发生器将立即进行比较操作。比较匹配输出引脚 OC0 将按照 COM01:0 的设置输出相应的电平。要注意 FOC0 类似一个锁存信号，真正对强制输出比较起作用的是 COM01:0 的设置。

FOC0 不会引发任何中断，也不会在利用 OCR0 作为 TOP 的 CTC 模式下对定时器进行清零的操作。

读 FOC0 的返回值永远为 0。

• Bit 6, 3 – WGM01:0: 波形产生模式

这几位控制计数器的计数序列，计数器的最大值 TOP，以及产生何种波形。T/C 支持的模式有：普通模式，比较匹配发生时清除计数器模式 (CTC)，以及两种 PWM 模式，详见 Table 44 与 P80“工作模式”。

Table 44. 波形产生模式的位定义⁽¹⁾

模式	WGM01 (CTC0)	WGM00 (PWM0)	T/C 的工作模式	TOP	OCR0 的更新	TOV0 的置位时刻
0	0	0	普通	0xFF	立即更新	MAX
1	0	1	PWM，相位修正	0xFF	TOP	BOTTOM
2	1	0	CTC	OCR0	立即更新	MAX
3	1	1	快速 PWM	0xFF	TOP	MAX

Note: 1. 位定义 CTC0 和 PWM0 已经不再使用了，要使用 WGM01:0。但是功能和位置与以前版本兼容。

• Bit 5:4 – COM01:0: 比较匹配输出模式

这些位决定了比较匹配发生时输出引脚 OC0 的电平。如果 COM01:0 中的一位或全部都置位，OC0 以比较匹配输出的方式进行工作。同时其方向控制位要设置为 1 以使能输出驱动器。

当 OC0 连接到物理引脚上时，COM01:0 的功能依赖于 WGM01:0 的设置。Table 45 给出了当 WGM01:0 设置为普通模式或 CTC 模式时 COM01:0 的功能。

Table 45. 比较输出模式，非 PWM 模式

COM01	COM00	说明
0	0	正常的端口操作，不与 OC0 相连接
0	1	比较匹配发生时 OC0 取反
1	0	比较匹配发生时 OC0 清零
1	1	比较匹配发生时 OC0 置位

Table 46 给出了当 WGM01:0 设置为快速 PWM 模式时 COM01:0 的功能。

Table 46. 比较输出模式，快速 PWM 模式⁽¹⁾

COM01	COM00	说明
0	0	正常的端口操作，不与 OC0 相连接
0	1	保留
1	0	比较匹配发生时 OC0A 清零，计数到 TOP 时 OC0 置位
1	1	比较匹配发生时 OC0A 置位，计数到 TOP 时 OC0 清零

Note: 1. 一个特殊情况是 OCR0 等于 TOP，且 COM01 置位。此时比较匹配将被忽略，而计数到 TOP 时 OC0 的动作继续有效。详细信息请参见 P81“快速 PWM 模式”。

Table 47 给出了当 WGM01:0 设置为相位修正 PWM 模式时 COM01:0 的功能。

Table 47. 比较输出模式，相位修正 PWM 模式⁽¹⁾

COM01	COM00	说明
0	0	正常的端口操作，不与 OC0 相连接
0	1	保留
1	0	在升序计数时发生比较匹配将清零 OC0；降序计数时发生比较匹配将置位 OC0
1	1	在升序计数时发生比较匹配将置位 OC0；降序计数时发生比较匹配将清零 OC0

Note: 1. 一个特殊情况是 OCR0 等于 TOP，且 COM01 置位。此时比较匹配将被忽略，而计数到 TOP 时 OC0 的动作继续有效。详细信息请参见 P83“相位修正 PWM 模式”。

www.BDT10.com/ATMEL

• Bit 2:0 – CS02:0: 时钟选择


用于选择 T/C 的时钟源。

Table 48. 时钟选择位定义

CS02	CS01	CS00	说明
0	0	0	无时钟，T/C 不工作
0	0	1	clk _{I/O} /1 (没有预分频)
0	1	0	clk _{I/O} /8 (来自预分频器)
0	1	1	clk _{I/O} /64 (来自预分频器)
1	0	0	clk _{I/O} /256 (来自预分频器)
1	0	1	clk _{I/O} /1024 (来自预分频器)
1	1	0	时钟由 T0 引脚输入，下降沿触发
1	1	1	时钟由 T0 引脚输入，上升沿触发

如果 T/C0 使用外部时钟，即使 T0 被配置为输出，其上的电平变化仍然会驱动计数器。利用这一特性可通过软件控制计数。

T/C 寄存器 - TCNT0



通过 T/C 寄存器可以直接对计数器的 8 位数据进行读写访问。对 TCNT0 寄存器的写访问将在下一个时钟阻止比较匹配。在计数器运行的过程中修改 TCNT0 的数值有可能丢失一次 TCNT0 和 OCR0 的比较匹配。

输出比较寄存器 - OCR0

Bit	7	6	5	4	3	2	1	0	
	OCR0[7:0]								OCR0
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

输出比较寄存器包含一个 8 位的数据，不间断地与计数器数值 TCNT0 进行比较。匹配事件可以用来产生输出比较中断，或者用来在 OC0 引脚上产生波形。

T/C 中断屏蔽寄存器 - TIMSK

Bit	7	6	5	4	3	2	1	0	
	TOIE1	OCIE1A	OCIE1B	-	TICIE1	-	TOIE0	OCIE0	TIMSK
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 1 – TOIE0: T/C0 溢出中断使能**

当 TOIE0 和状态寄存器的全局中断使能位 I 都为 "1" 时，T/C0 的溢出中断使能。当 T/C0 发生溢出，即 TIFR 中的 TOV0 位置位时，中断服务程序得以执行。

- **Bit 0 – OCIE0: T/C0 输出比较匹配中断使能**

当 OCIE0 和状态寄存器的全局中断使能位 I 都为 "1" 时，T/C0 的输出比较匹配中断使能。当 T/C0 的比较匹配发生，即 TIFR 中的 OCF0 位置位时，中断服务程序得以执行。

T/C 中断标志寄存器 - TIFR

www.BDTIC.com/ATMEL

Bit	7	6	5	4	3	2	1	0	
	TOV1	OCF1A	OCF1B	-	OCF0	-	TOV0	OCF0	TIFR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 1 – TOV0: T/C0 溢出标志**

当 T/C0 溢出时，TOV0 置位。执行相应的中断服务程序时此位硬件清零。此外，TOV0 也可以通过写 1 来清零。当 SREG 中的位 I、TOIE0(T/C0 溢出中断使能) 和 TOV0 都置位时，中断服务程序得到执行。在相位修正 PWM 模式中，当 T/C0 在 0x00 改变计数方向时，TOV0 置位。

- **Bit 0 – OCF0: 输出比较标志 0**

当 T/C0 与 OCR0(输出比较寄存器 0) 的值匹配时，OCF0 置位。此位在中断服务程序里硬件清零，也可以对其写 1 来清零。当 SREG 中的位 I、OCIE0(T/C0 比较匹配中断使能) 和 OCF0 都置位时，中断服务程序得到执行。

T/C0 与 T/C1 的预分频器

T/C1 与 T/C0 共用一个预分频模块，但它们可以有不同的分频设置。下述内容适用于 T/C1 与 T/C0。

内部时钟源

当 CSn2:0 = 1 时，系统内部时钟直接作为 T/C 的时钟源，这也是 T/C 最高频率的时钟源 $f_{CLK_I/O}$ ，与系统时钟频率相同。预分频器可以输出 4 个不同的时钟信号 $f_{CLK_I/O}/8$ 、 $f_{CLK_I/O}/64$ 、 $f_{CLK_I/O}/256$ 或 $f_{CLK_I/O}/1024$ 。

预分频器复位

预分频器是独立运行的。也就是说，其操作独立于 T/C 的时钟选择逻辑，且它由 T/C1 与 T/C0 共享。由于预分频器不受 T/C 时钟选择的影响，预分频器的状态需要包含预分频时钟被用到何处这样的信息。一个典型的例子发生在定时器使能并由预分频器驱动 ($6 > CSn2:0 > 1$) 的时候：从计时器使能到第一次开始计数可能花费 1 到 N+1 个系统时钟周期，其中 N 等于预分频因子 (8、64、256 或 1024)。


通过复位预分频器来同步 T/C 与程序运行是可能的。但是必须注意另一个 T/C 是否也在使用这一预分频器，因为预分频器复位将会影响所有与其连接的 T/C。

外部时钟源

由 T1/T0 引脚提供的外部时钟源可以用作 T/C 时钟 clk_{T1}/clk_{T0} 。引脚同步逻辑在每个系统时钟周期对引脚 T1/T0 进行采样。然后将同步 (采样) 信号送到边沿检测器。Figure 45 给出了 T1/T0 同步采样与边沿检测逻辑的功能等效方框图。寄存器由内部系统时钟 $clk_{I/O}$ 的上跳沿驱动。当内部时钟为高时，锁存器可以看作时透明的。

CSn2:0 = 7 时边沿检测器检测到一个正跳变产生一个 clk_{T1} 脉冲；CSn2:0 = 6 时一个负跳变就产生一个 clk_{T0} 脉冲。

Figure 45. T1/T0 引脚采样




由于引脚上同步与边沿监测电路的存在，引脚 T1/T0 上的电平变化需要延时 2.5 到 3.5 个系统时钟周期才能使计数器进行更新。

禁止或使能时钟输入必须在 T1/T0 保持稳定至少一个系统时钟周期后才能进行，否则有产生错误 T/C 时钟脉冲的危险。

为保证正确的采样，外部时钟脉冲宽度必须大于一个系统时钟周期。在占空比为 50% 时外部时钟频率必须小于系统时钟频率的一半 ($f_{ExtClk} < f_{clk_I/O}/2$)。由于边沿检测器使用的是采样这一方法，它能检测到的外部时钟最多是其采样频率的一半 (Nyquist 采样定理)。然而，由于振荡器 (晶体、谐振器与电容) 本身误差带来的系统时钟频率及占空比的差异，建议外部时钟的最高频率不要大于 $f_{clk_I/O}/2.5$ 。

外部时钟源不送入预分频器。

Figure 46. T/C0 与 T/C1 预分频器 (1)



Note: 1. 输入引脚 (T1/T0) 的同步逻辑见 Figure 45。

特殊功能 IO 寄存器 - SFIOR

Bit	7	6	5	4	3	2	1	0	SFIOR
	-	XMBK	XMM2	XMM1	XMM0	PUD	-	PSR10	
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

www.BDTIC.com/ATMEL

• Bit 0 - PSR10 T/C1 与 T/C0 预分频器复位

置位时 T/C1 与 T/C0 的预分频器复位。操作完成后这一位由硬件自动清零。写入零时不会引发任何动作。T/C1 与 T/C0 共用同一预分频器，且预分频器复位对两个定时器均有影响。该位总是读为 0。

16 位定时器 / 计数器 1

16 位的 T/C 可以实现精确的程序定时(事件管理)、波形产生和信号测量。其主要特点如下:


- 真正的 16 位设计 (即允许 16 位的 PWM)
- 2 个独立的输出比较单元
- 双缓冲的输出比较寄存器
- 一个输入捕捉单元
- 输入捕捉噪声抑制器
- 比较匹配发生时清除寄存器 (自动重载)
- 无干扰脉冲, 相位正确的 PWM
- 可变的 PWM 周期
- 频率发生器
- 外部事件计数器
- 4 个独立的中断源 (TOV1, OCF1A, OCF1B 与 ICF1)

综述

本节大多数的寄存器和位定义以通用的方式表示。小写“n”表示 T/C 序号, 小写“x”表示输出比较通道号。但是在写程序时要用完整的、精确的名称。如用 TCNT1 表示访问 T/C1 计数器值等。

16 位 T/C 的简化框图示于 Figure 47。I/O 引脚的实际位置请参见 P2“引脚配置”。CPU 可访问的 I/O 寄存器, 包括 I/O 位和 I/O 引脚以粗体表示。器件具体 I/O 寄存器与位位见 P110“16 位定时器 / 计数器寄存器的说明”。

Figure 47. 16 位 T/C 框图⁽¹⁾



Note: 1. 有关 T/C1 的引脚定义请参考 P2Figure 1, P63Table 29 和 P68Table 35。

寄存器

定时器 / 计数器 TCNT1、输出比较寄存器 OCR1A/B 与输入捕捉寄存器 ICR1 均为 16 位寄存器。访问 16 位寄存器必须通过特殊的步骤，详见 P93“访问 16 位寄存器”。T/C 控制寄存器 TCCR1A/B 为 8 位寄存器，没有 CPU 访问的限制。中断请求（图中简称为 Int.Req.）信号在中断标志寄存器 TIFR 都有反映。所有中断都可以由中断屏蔽寄存器 TIMSK 单独控制。图中未给出 TIFR 与 TIMSK。

T/C 可由内部时钟通过预分频器或通过由 T1 引脚输入的外部时钟驱动。引发 T/C 数值增加（或减少）的时钟源及其有效沿由时钟选择逻辑模块控制。没有选择时钟源时 T/C 处于停止状态。时钟选择逻辑模块的输出称为 clk_{T1} 。

双缓冲输出比较寄存器 OCR1A/B 一直与 T/C 的值做比较。波形发生器用比较结果产生 PWM 或在输出比较引脚 OC1A/B 输出可变频率的信号。参见 P98“输出比较单元”。比较匹配结果还可置位比较匹配标志 OCF1A/B，用来产生输出比较中断请求。

当输入捕捉引脚 ICP1 或模拟比较器输入引脚（见 P154“模拟比较器”）有输入捕捉事件产生（边沿触发）时，当时的 T/C 值被传输到输入捕捉寄存器保存起来。输入捕捉单元包括一个数字滤波单元（噪声消除器）以降低噪声干扰。

在某些操作模式下，TOP 值或 T/C 的最大值可由 OCR1A 寄存器、ICR1 寄存器，或一些固定数据来定义。在 PWM 模式下用 OCR1A 作为 TOP 值时，OCR1A 寄存器不能用作 PWM 输出。但此时 OCR1A 是双向缓冲的，TOP 值可在运行过程中得到改变。当需要一个固定的 TOP 值时可以使用 ICR1 寄存器，从而释放 OCR1A 来用作 PWM 的输出。

定义

以下定义适用于本节：

Table 49. 定义

BOTTOM	计数器计到 0x0000 时即达到 BOTTOM
MAX	计数器计到 0xFFFF（十进制的 65535）时即达到 MAX
TOP	计数器计到计数序列的最大值时即达到 TOP。TOP 值可以为固定值 0x00FF、0x01FF 或 0x03FF，或是存储于寄存器 OCR1A 或 ICR1 里的数值，具体有赖于工作模式

www.BDTIC.com/ATMEL

兼容性

16 位 T/C 是从以前版本的 16 位 AVRT/C 改进和升级得来的。它在如下方面与以前的版本完全兼容：

- 包括定时器中断寄存器在内的所有 16 位 T/C 相关的 I/O 寄存器的地址
- 包括定时器中断寄存器在内的所有 16 位 T/C 相关的寄存器位定位
- 中断向量

下列控制位名称已改，但具有相同的功能与寄存器单元：

- PWM10 改为 WGM10
- PWM11 改为 WGM11
- CTC1 改为 WGM12

16 位 T/C 控制寄存器中添加了下列位：

- TCCR1A 中加入 FOC1A 与 FOC1B
- TCCR1B 中加入 WGM13

16 位 T/C 的一些改进在某些特殊情况下将影响兼容性。

访问 16 位寄存器

TCNT1、OCR1A/B 与 ICR1 是 AVR CPU 通过 8 位数据总线可以访问的 16 位寄存器。读写 16 位寄存器需要两次操作。每个 16 位计时器都有一个 8 位临时寄存器用来存放其高 8 位数据。每个 16 位定时器所属的 16 位寄存器共用相同的临时寄存器。访问低字节会触发 16 位读或写操作。当 CPU 写入数据到 16 位寄存器的低字节时，写入的 8 位数据与存放在临时寄存器中的高 8 位数据组成一个 16 位数据，同步写入到 16 位寄存器中。当 CPU 读取 16 位寄存器的低字节时，高字节内容在读低字节操作的同时被放置于临时寄存器中。

并非所有的 16 位访问都涉及临时寄存器。对 OCR1A/B 寄存器的读操作就不涉及临时寄存器。

写 16 位寄存器时，应先写入该寄存器的高位字节。而读 16 位寄存器时应先读取该寄存器的低位字节。

下面的例程说明了如何访问 16 位定时器寄存器。前提是假设不会发生更新临时寄存器内容的中断。同样的原则也适用于对 OCR1A/B 与 ICR1 寄存器的访问。使用“C”语言时，编译器会自动处理 16 位操作。

汇编代码例程⁽¹⁾

```
...
; 设置 TCNT1 为 0x01FF
ldi r17,0x01
ldi r16,0xFF
out TCNT1H,r17
out TCNT1L,r16
; 将 TCNT1 读入 r17:r16
in r16,TCNT1L
in r17,TCNT1H
...
```

C 代码例程⁽¹⁾

```
unsigned int i;
...
/* 设置 TCNT1 为 0x01FF */
TCNT1 = 0x1FF;
/* 将 TCNT1 读入 i */
i = TCNT1;
...
```

Note: 1. 本代码假定已经包含了合适的头文件。

汇编代码例程中 TCNT1 的返回值在 r17:r16 寄存器对中。

注意到 16 位寄存器的访问是一个基本操作是非常重要的。在对 16 位寄存器操作时，最好首先屏蔽中断响应，防止在主程序读写 16 位寄存器的两条指令之间发生这样的中断：它也访问同样的寄存器或其他 16 位寄存器，从而更改了临时寄存器。如果这种情况发生，那么中断返回后临时寄存器中的内容已经改变，造成主程序对 16 位寄存器的读写错误。

www.BDTIC.com/ATMEL

下面的例程给出了读取 TCNT1 寄存器内容的基本操作。对 OCR1A/B 或 ICR1 的读操作可以使用相同的方法。

汇编代码例程⁽¹⁾

```
TIM16_ReadTCNT1:
    ; 保存全局中断标志
    in  r18,SREG
    ; 禁用中断
    cli
    ; 将TCNT1 读入 r17:r16
    in  r16,TCNT1L
    in  r17,TCNT1H
    ; 恢复全局中断标志
    out SREG,r18
    ret
```

C 代码例程⁽¹⁾

```
unsigned int TIM16_ReadTCNT1( void )
{
    unsigned char sreg;
    unsigned int i;
    /* 保存全局中断标志*/
    sreg = SREG;
    /* 禁用中断*/
    CLI();
    /* 将TCNT1 读入 i */
    i = TCNT1;
    /* 恢复全局中断标志*/
    SREG = sreg;
    return i;
}
```

Note: 1. 本代码假定已经包含了合适的头文件。

汇编代码例程中 TCNT1 的返回值在 r17:r16 寄存器对中。

www.BDTIC.com/ATMEL

下面的例程给出了写 TCNT1 寄存器的基本操作。对 OCR1A/B 或 ICR1 的写操作可以使用相同的方法。

汇编代码例程⁽¹⁾

```
TIM16_WriteTCNT1:
; 保存全局中断标志
in r18,SREG
; 禁用中断
cli
; 设置TCNT1 到r17:r16
out TCNT1H,r17
out TCNT1L,r16
; 恢复全局中断标志
out SREG,r18
ret
```

C 代码例程⁽¹⁾

```
void TIM16_WriteTCNT1 ( unsigned int i )
{
    unsigned char sreg;
    unsigned int i;
    /* 保存全局中断标志 */
    sreg = SREG;
    /* 禁用中断 */
    CLI();
    /* 设置TCNT1 到i */
    TCNT1 = i;
    /* 恢复全局中断标志*/
    SREG = sreg;
}
```

Note: 1. 本代码假定已经包含了合适的头文件。

汇编代码例程中 r17:r16 寄存器对保存的是 TCNT1 的写入数据。

临时寄存器的重用

如果对不只一个 16 位寄存器写入数据而且所有的寄存器高字节相同，则只需写一次高字节。前面讲到的基本操作在这种情况下同样适用。

www.BDTIC.com/ATMEL


T/C 时钟源

T/C 时钟源可以来自内部，也可来自外部，由位于 T/C 控制寄存器 B(TCCR1B) 的时钟选择位 (CS12:0) 决定。时钟源与预分频器的描述见 P89“T/C0 与 T/C1 的预分频器”。

计数器单元

16 位 T/C 的主要部分是可编程的 16 位双向计数器单元。Figure 48 给出了计数器与其外围电路方框图。

Figure 48. 计数器单元方框图



信号描述 (内部信号) :

Count TCNT1 加 1 或减 1

Direction 确定是加操作还是减操作

Clear TCNT1 清零

clk_{T1} 定时器 / 计数器时钟信号

TOP 表示 TCNT1 计数器到达最大值

BOTTOM 表示 TCNT1 计数器到达最小值 (0)

www.BDTIC.com/ATMEL

16 位计数器映射到两个 8 位 I/O 存储器位置: TCNT1H 为高 8 位, TCNT1L 为低 8 位。CPU 只能间接访问 TCNT1H 寄存器。CPU 访问 TCNT1H 时, 实际访问的是临时寄存器 (TEMP)。读取 TCNT1L 时, 临时寄存器的内容更新为 TCNT1H 的数值; 而对 TCNT1L 执行写操作时, TCNT1H 被临时寄存器的内容所更新。这就使 CPU 可以在一个时钟周期里通过 8 位数据总线完成对 16 位计数器的读、写操作。此外还需要注意计数器在运行时的一些特殊情况。在这些特殊情况下对 TCNT1 写入数据会带来未知的结果。在合适的章节会对这些特殊情况进行具体描述。

根据工作模式的不同, 在每一个 clk_{T1} 时钟到来时, 计数器进行清零、加 1 或减 1 操作。clk_{T1} 由时钟选择位 CS12:0 设定。当 CS12:0=0 时, 计数器停止计数。不过 CPU 对 TCNT1 的读取与 clk_{T1} 是否存在无关。CPU 写操作比计数器清零和其他操作的优先级都高。

计数器的计数序列取决于寄存器 TCCR1A 和 TCCR1B 中标志位 WGM13:0 的设置。计数器的运行 (计数) 方式与通过 OC1x 输出的波形发生方式有很紧密的关系。计数序列与波形产生的详细描述请参见 P101“工作模式”。


通过 WGM13:0 确定了计数器的工作模式之后, TOV1 的置位方式也就确定了。TOV1 可以用来产生 CPU 中断。

输入捕捉单元

T/C 的输入捕捉单元可用于捕获外部事件, 并为其赋予时间标记以说明此时间的发生时刻。外部事件发生的触发信号由引脚 ICP1 输入, 也可通过模拟比较器单元来实现。时间标记可用于计算频率、占空比及信号的其它特征, 以及为事件创建日志。

输入捕捉单元方框图见 Figure 49。图中不直接属于输入捕捉单元的部分用阴影表示。寄存器与位中的小写“n”表示定时器 / 计数器编号。

Figure 49. 输入捕捉单元方框图



当引脚 ICP1 上的逻辑电平（事件）发生了变化，或模拟比较器输出 ACO 电平发生了变化，并且这个电平变化为边沿检测器所证实，输入捕捉即被激发：16 位的 TCNT1 数据被拷贝到输入捕捉寄存器 ICR1，同时输入捕捉标志位 ICF1 置位。如果此时 TICIE1 = 1，输入捕捉标志将产生输入捕捉中断。中断发生时 ICF1 自动清零。或者也可通过软件在其对应的 I/O 位置写入逻辑“1”清零。

读取 ICR1 时要先读低字节 ICR1L，然后再读高字节 ICR1H。读低字节时，高字节被复制到高字节临时寄存器 TEMP。CPU 读取 ICR1H 时将访问 TEMP 寄存器。

对 ICR1 寄存器的写访问只存在于波形产生模式。此时 ICR1 被用作计数器的 TOP 值。写 ICR1 之前首先要设置 WGM13:0 以允许这个操作。对 ICR1 寄存器进行写操作时必须先将高字节写入 ICR1H I/O 位置，然后再将低字节写入 ICR1L。

请参见 P93“访问 16 位寄存器”以了解更多的关于如何访问 16 位寄存器的信息。

输入捕捉触发源

输入捕捉单元的主要触发源是 ICP1。T/C1 还可用模拟比较输出作为输入捕捉单元的触发源。用户必须通过设置模拟比较控制与状态寄存器 ACSR 的模拟比较输入捕捉位 ACIC 来做到这一点。要注意的是，改变触发源有可能造成一次输入捕捉。因此在改变触发源后必须对输入捕捉标志执行一次清零操作以避免出现错误的结果。

ICP1 与 ACO 的采样方式与 T1 引脚是相同的 (P89 Figure 45)，使用的边沿检测器也一样。但是使能噪声抑制器后，在边沿检测器前会加入额外的逻辑电路并引入 4 个系统时钟周期的延迟。要注意的是，除去使用 ICR1 定义 TOP 的波形产生模式外，T/C 中的噪声抑制器与边沿检测器总是使能的。

输入捕捉也可以通过软件控制引脚 ICP1 的方式来触发。

噪声抑制器

噪声抑制器通过一个简单的数字滤波方案提高系统抗噪性。它对输入触发信号进行 4 次采样。只有当 4 次采样值相等时其输出才会送入边沿检测器。

置位 TCCR1B 的 ICNC1 将使能噪声抑制器。使能噪声抑制器后，在输入发生变化到 ICR1 得到更新之间将会有额外的 4 个系统时钟周期的延时。噪声抑制器使用的是系统时钟，因而不受预分频器的影响。

输入捕捉单元的使用

使用输入捕捉单元的最大问题就是分配足够的处理器资源来处理输入事件。事件的时间间隔是关键。如果处理器在下一事件出现之前没有读取 ICR1 的数据，ICR1 就会被新值覆盖，从而无法得到正确的捕捉结果。

使用输入捕捉中断时，中断程序应尽可能早的读取 ICR1 寄存器。尽管输入捕捉中断优先级相对较高，但最大中断响应时间与其它正在运行的中断程序所需的时间相关。

在任何输入捕捉工作模式下都不推荐在操作过程中改变 TOP 值。

测量外部信号的占空比时要求每次捕捉后都要改变触发沿。因此读取 ICR1 后必须尽快改变敏感的信号边沿。改变边沿后，ICF1 必须由软件清零（在对应的 I/O 位置写“1”）。若仅需测量频率，且使用了中断发生，则不需对 ICF1 进行软件清零。


输出比较单元

16 位比较器持续比较 TCNT1 与 OCR1x 的内容，一旦发现它们相等，比较器立即产生一个匹配信号。然后 OCF1x 在下一个定时器时钟置位。如果此时 OCIE1x = 1，OCF1x 置位将引发输出比较中断。中断执行时 OCF1x 标志自动清零，或者通过软件在其相应的 I/O 位置写入逻辑“1”也可以清零。根据 WGM13:0 与 COM1x1:0 的不同设置，波形发生器用匹配信号生成不同的波形。波形发生器利用 TOP 和 BOTTOM 信号处理在某些模式下对极值的操作（P101“工作模式”）。

输出比较单元 A 的一个特性是定义 T/C 的 TOP 值（即计数器的分辨率）。此外，TOP 值还用来定义通过波形发生器产生的波形的周期。

Figure 50 给出输出比较单元的方框图。寄存器与位上的小写“n”表示器件编号（n = 1 表示 T/C1），“x”表示输出比较单元（A/B）。框图中非输出比较单元部分用阴影表示。

Figure 50. 输出比较单元方框图



当 T/C 工作在 12 种 PWM 模式种的任意一种时，OCR1x 寄存器为双缓冲寄存器；而在正常工作模式和匹配时清零模式（CTC）双缓冲功能是禁止的。双缓冲可以实现 OCR1x 寄存器对 TOP 或 BOTTOM 的同步更新，防止产生不对称的 PWM 波形，消除毛刺。

访问 OCR1x 寄存器看起来很复杂，其实不然。使能双缓冲功能时，CPU 访问的是 OCR1x 缓冲寄存器；禁止双缓冲功能时 CPU 访问的则是 OCR1x 本身。OCR1x(缓冲或比较)寄存器的内容只有写操作才能将其改变(T/C 不会自动将此寄存器更新为 TCNT1 或 ICR1 的内容)，所以 OCR1x 不用通过 TEMP 读取。但是象其他 16 位寄存器一样首先读取低字节是一个好习惯。由于比较是连续进行的，因此在写 OCR1x 时必须通过 TEMP 寄存器来实现。首先需要写入的是高字节 OCR1xH。当 CPU 将数据写入高字节的 I/O 地址时，TEMP 寄存器的内容即得到更新。接下来写低字节 OCR1xL。在此同时，位于 TEMP 寄存器的高字节数据被拷贝到 OCR1x 缓冲器，或是 OCR1x 比较寄存器。

请参见 P93“访问 16 位寄存器”以了解更多的关于如何访问 16 位寄存器的信息。

强制输出比较

工作于非 PWM 模式时，可以通过对强制输出比较位 FOC1x 写“1”的方式来产生比较匹配。强制比较匹配不会置位 OCF1x 标志，也不会重载 / 清零定时器，但是 OC1x 引脚将被更新，好象真的发生了比较匹配一样 (COM1x1:0 决定 OC1x 是置位、清零，还是交替变化)。

写 TCNT1 操作阻止比较匹配

CPU 对 TCNT1 寄存器的写操作会阻止比较匹配的发生。这个特性可以用来将 OCR1x 初始化为与 TCNT1 相同的数值而不触发中断。

使用输出比较单元

由于在任意模式下写 TCNT1 都将在下一个定时器时钟周期里阻止比较匹配，在使用输出比较时改变 TCNT1 就会有风险，不管 T/C 是否在运行。若写入 TCNT1 的数值等于 OCR1x，比较匹配就被忽略了，造成不正确的波形发生结果。在 PWM 模式下，当 TOP 为可变数值时，不要赋予 TCNT1 和 TOP 相等的数值。否则会丢失一次比较匹配，计数器也将计到 0xFFFF。类似地，在计数器进行降序计数时不要对 TCNT1 写入等于 BOTTOM 的数据。

OC1x 的设置应该在设置数据方向寄存器之前完成。最简单的设置 OC1x 的方法是在普通模式下利用强制输出比较 FOC1x。即使在改变波形发生模式时 OC1x 寄存器也会一直保持它的数值。


www.BDTIC.com/ATMEL

COM1x1:0 和比较数据都不是双缓冲的。COM1x1:0 的改变将立即生效。

比较匹配输出单元

比较匹配模式控制位 COM1x1:0 具有双重功能。波形发生器利用 COM1x1:0 来确定下一次比较匹配发生时的输出比较 OC1x 状态；COM1x1:0 还控制 OC1x 引脚输出的来源。Figure 51 为受 COM1x1:0 设置影响的逻辑的简化原理图。I/O 寄存器、I/O 位和 I/O 引脚以粗体表示。图中只给出了受 COM1x1:0 影响的通用 I/O 端口控制寄存器 (DDR 和 PORT)。谈及 OC1x 状态时指的是内部 OC1x 寄存器，而不是 OC1x 引脚的状态。系统复位时 COM1x 寄存器复位为 "0"。

Figure 51. 比较匹配输出单元原理图



只要 COM1x1:0 不全为零，波形发生器的输出比较功能就会重载 OC1x 的通用 I/O 口功能。但是 OC1x 引脚的方向仍旧受控于数据方向寄存器 (DDR)。从 OC1x 引脚输出有效信号之前必须通过数据方向寄存器的 DDR_OC1x 将此引脚设置为输出。一般情况下功能重载与波形发生器的工作模式无关，但也由一些例外，详见 Table 50、Table 51 与 Table 52

输出比较逻辑的设计允许 OC1x 在输出之前首先进行初始化。要注意某些 COM1x1:0 设置在某些特定的工作模式下是保留的，如 P110“16 位定时器/计数器寄存器的说明”所示。

COM1x1:0 不影响输入捕捉单元。

比较输出模式和波形产生

波形发生器利用 COM1x1:0 的方法在普通模式、CTC 模式和 PWM 模式下有所区别。对于所有的模式,设置 COM1x1:0 = 0 表明比较匹配发生时波形发生器不会操作 OC1x 寄存器。非 PWM 模式的比较输出请参见 P110Table 50,快速 PWM 的比较输出于 P110Table 51,相位修正 PWM 的比较输出于 P111Table 52。

改变 COM1x1:0 将影响写入数据后的第一次比较匹配。对于非 PWM 模式,可以通过使用 FOC1x 来立即产生效果。

工作模式

工作模式 - T/C 和输出比较引脚的行为 - 由波形发生模式 (WGM13:0) 及比较输出模式 (COM1x1:0) 的控制位决定。比较输出模式对计数序列没有影响,而波形产生模式对计数序列则有影响。COM1x1:0 控制 PWM 输出是否为反极性。非 PWM 模式时 COM1x1:0 控制输出是否应该在比较匹配发生时置位、清零,或是电平取反 (P100“比较匹配输出单元”)。

具体的时序信息请参考 P108“定时器 / 计数器时序图”。

普通模式

普通模式 (WGM13:0 = 0) 为最简单的工作模式。在此模式下计数器不停地累加。计到最大值后 (TOP = 0xFFFF) 由于数值溢出计数器简单地返回到最小值 0x0000 重新开始。在 TCNT1 为零的同一个定时器时钟里 T/C 溢出标志 TOV1 置位。此时 TOV1 有点象第 17 位,只是只能置位,不会清零。但由于定时器中断服务程序能够自动清零 TOV1,因此可以通过软件提高定时器的分辨率。在普通模式下没有什么需要特殊考虑的,用户可以随时写入新的计数器数值。

在普通模式下输入捕捉单元很容易使用。要注意的是外部事件的最大时间间隔不能超过计数器的分辨率。如果事件间隔太长,必须使用定时器溢出中断或预分频器来扩展输入捕捉单元的分辨率。

输出比较单元可以用来产生中断。但是不推荐在普通模式下利用输出比较来产生波形,因为会占用太多的 CPU 时间。


www.BDTIC.com/ATMEL

CTC(比较匹配时清零定时器)模式

在 CTC 模式 (WGM13:0 = 4 或 12) 里 OCR1A 或 ICR1 寄存器用于调节计数器的分辨率。当计数器的数值 TCNT1 等于 OCR1A(WGM13:0 = 4) 或等于 ICR1 (WGM13:0 = 12) 时计数器清零。OCR1A 或 ICR1 定义了计数器的 TOP 值, 亦即计数器的分辨率。这个模式使得用户可以很容易地控制比较匹配输出的频率, 也简化了外部事件计数的操作。

CTC模式的时序图为 Figure 52。计数器数值TCNT1一直累加到TCNT1与OCR1A 或ICR1匹配, 然后 TCNT1 清零。

Figure 52. CTC 模式的时序图



利用 OCF1A 或 ICF1 标志可以在计数器数值达到 TOP 时产生中断。在中断服务程序里可以更新 TOP 的数值。由于 CTC 模式没有双缓冲功能, 在计数器以无预分频器或很低的预分频器工作的时候将 TOP 更改为接近 BOTTOM 的数值时要小心。如果写入的 OCR1A 或 ICR1 的数值小于当前 TCNT1 的数值, 计数器将丢失一次比较匹配。在下次比较匹配发生之前, 计数器不得不先计数到最大值 (0xFFFF), 然后再从 (0x0000) 开始计数到 OCR1A 或 ICR1。在许多情况下, 这一特性并非我们所希望的。替代的方法是使用快速 PWM 模式, 该模式使用 OCR1A 定义 TOP 值 (WGM13:0 = 15), 因为此时 OCR1A 为双缓冲。

www.BDTIC.com/ATMEL

为了在 CTC 模式下得到波形输出, 可以设置 OC1A 在每次比较匹配发生时改变逻辑电平。这可以通过设置 COM1A1:0 = 1 来完成。在期望获得 OC1A 输出之前, 首先要将其端口设置为输出 (DDR_OC1A = 1)。波形发生器能够产生的最大频率为 $f_{OC2} = f_{clk_I/O} / 2$ (OCR1A = 0x0000)。频率由如下公式确定:

$$f_{OCnA} = \frac{f_{clk_I/O}}{2 \cdot N \cdot (1 + OCRnA)}$$

变量 N 代表预分频因子 (1、8、64、256 或 1024)。

在普通模式下, TOV1 标志的置位发生在计数器从 MAX 变为 0x0000 的定时器时钟周期。

快速 PWM 模式


快速 PWM 模式 (WGM13:0 = 5、6、7、14 或 15) 可用来产生高频的 PWM 波形。快速 PWM 模式与其他 PWM 模式的不同之处是其单边斜坡工作方式。计数器从 BOTTOM 计到 TOP, 然后立即回到 BOTTOM 重新开始。对于普通的比较输出模式, 输出比较引脚 OC1x 在 TCNT1 与 OCR1x 匹配时置位, 在 TOP 时清零; 对于反向比较输出模式, OCR1x 的动作正好相反。由于使用了单边斜坡模式, 快速 PWM 模式的工作频率比使用双斜坡的相位修正 PWM 模式高一倍。此高频操作特性使得快速 PWM 模式十分适合于功率调节, 整流和 DAC 应用。高频可以减小外部元器件 (电感, 电容) 的物理尺寸, 从而降低系统成本。

工作于快速 PWM 模式时，PWM 分辨率可固定为 8、9 或 10 位，也可由 ICR1 或 OCR1A 定义。最小分辨率为 2 比特 (ICR1 或 OCR1A 设为 0x0003)，最大分辨率为 16 位 (ICR1 或 OCR1A 设为 MAX)。PWM 分辨率位数可用下式计算：

$$R_{FPWM} = \frac{\log(TOP + 1)}{\log(2)}$$

工作于快速 PWM 模式时，计数器的数值一直累加到固定数值 0x00FF、0x01FF、0x03FF (WGM13:0 = 5、6 或 7)、ICR1 (WGM13:0 = 14) 或 OCR1A (WGM13:0 = 15)，然后在后面的一个时钟周期清零。具体的时序图如图 53。图中给出了当使用 OCR1A 或 ICR1 来定义 TOP 值时的快速 PWM 模式。图中柱状的 TCNT1 表示这是单边斜坡操作。方框图同时包含了普通的 PWM 输出以及反向 PWM 输出。TCNT1 斜坡上的短水平线表示 OCR1x 和 TCNT1 的匹配比较。比较匹配后 OC1x 中断标志置位。

Figure 53. 快速 PWM 模式时序图



计数器数值达到 TOP 时 T/C 溢出标志 TOV1 置位。另外若 TOP 值是由 OCR1A 或 ICR1 定义的，则 OC1A 或 ICF1 标志将与 TOV1 在同一个时钟周期置位。如果中断使能，可以在中断服务程序里来更新 TOP 以及比较数据。

改变 TOP 值时必须保证新的 TOP 值不小于所有比较寄存器的数值。否则 TCNT1 与 OCR1x 不会出现比较匹配。使用固定的 TOP 值时，向任意 OCR1x 寄存器写入数据时未使用的位将屏蔽为 "0"。

定义 TOP 值时更新 ICR1 与 OCR1A 的步骤是不同的。ICR1 寄存器不是双缓冲寄存器。这意味着当计数器以无预分频器或很低的预分频工作的时候，给 ICR1 赋予一个小的数值时存在着新写入的 ICR1 数值比 TCNT1 当前值小的危险。结果是计数器将丢失一次比较匹配。在下次比较匹配发生之前，计数器不得不先计数到最大值 0xFFFF，然后再从 0x0000 开始计数，直到比较匹配出现。而 OCR1A 寄存器则是双缓冲寄存器。这一特性决定 OCR1A 可以随时写入。写入的数据被放入 OCR1A 缓冲寄存器。在 TCNT1 与 TOP 匹配后的下一个时钟周期，OCR1A 比较寄存器的内容被缓冲寄存器的数据所更新。在同一个时钟周期 TCNT1 被清零，而 TOV1 标志被设置。

使用固定 TOP 值时最好使用 ICR1 寄存器定义 TOP。这样 OCR1A 就可以用于在 OC1A 输出 PWM 波。但是，如果 PWM 基频不断变化 (通过改变 TOP 值)，OCR1A 的双缓冲特性使其更适合于这个应用。

工作于快速 PWM 模式时，比较单元可以在 OC1x 引脚上输出 PWM 波形。设置 COM1x1:0 为 2 可以产生普通的 PWM 信号；为 3 则可以产生反向 PWM 波形 (参见 P110Table)。此外，要真正从物理引脚上输出信号还必须将 OC1x 的数据方向 DDR_OC1x 设置为输

出。产生 PWM 波形的机理是 OC1x 寄存器在 OCR1x 与 TCNT1 匹配时置位 (或清零), 以及在计数器清零 (从 TOP 变为 BOTTOM) 的那一个定时器时钟周期清零 (或置位)。

输出的 PWM 频率可以通过如下公式计算得到:

$$f_{OCnxPWM} = \frac{f_{clk_I/O}}{N \cdot (1 + TOP)}$$

变量 N 代表分频因子 (1、8、64、256 或 1024)。

OCR1x 寄存器为极限值时说明了快速 PWM 模式的一些特殊情况。若 OCR1x 等于 BOTTOM(0x0000), 输出为出现在第 TOP+1 个定时器时钟周期的窄脉冲; OCR1x 为 TOP 时, 根据 COM1x1:0 的设定, 输出恒为高电平或低电平。

通过设定 OC1A 在比较匹配时进行逻辑电平取反 (COM1A1:0 = 1), 可以得到占空比为 50% 的周期信号。这只适用于 OCR1A 用来定义 TOP 值的情况 (WGM13:0 = 15)。OCR1A 为 0(0x0000) 时信号有最高频率 $f_{oc2} = f_{clk_I/O}/2$ 。这个特性类似于 CTC 模式下的 OC1A 取反操作, 不同之处在于快速 PWM 模式具有双缓冲。

相位修正 PWM 模式


相位修正 PWM 模式 (WGM13:0 = 1、2、3、10 或 11) 为用户提供了一个获得高精度的、相位准确的 PWM 波形的办法。与相位和频率修正模式类似, 此模式基于双斜坡操作。计时器重复地从 BOTTOM 计到 TOP, 然后又从 TOP 倒退回到 BOTTOM。在一般的比较输出模式下, 当计时器往 TOP 计数时若 TCNT1 与 OCR1x 匹配, OC1x 将清零为低电平; 而在计时器往 BOTTOM 计数时若 TCNT1 与 OCR1x 匹配, OC1x 将置位为高电平。工作于反向比较输出时则正好相反。与单斜坡操作相比, 双斜坡操作可获得的最大频率要小。但其对称特性十分适合于电机控制。

相位修正 PWM 模式的 PWM 分辨率固定为 8、9 或 10 位, 或由 ICR1 或 OCR1A 定义。最小分辨率为 2 比特 (ICR1 或 OCR1A 设为 0x0003, 最大分辨率为 16 位 (ICR1 或 OCR1A 设为 MAX)。PWM 分辨率位数可用下式计算:

$$R_{PCPWM} = \frac{\log(TOP + 1)}{\log(2)}$$

工作于相位修正 PWM 模式时, 计数器的数值一直累加到固定值 0x00FF、0x01FF、0x03FF (WGM13:0 = 1、2 或 3)、ICR1 (WGM13:0 = 10) 或 OCR1A (WGM13:0 = 11), 然后改变计数方向。在一个定时器时钟里 TCNT1 值等于 TOP 值。具体的时序图如图 54。图中给出了当使用 OCR1A 或 ICR1 来定义 TOP 值时的相位修正 PWM 模式。图中柱状的 TCNT1 表示这是双边斜坡操作。方框图同时包含了普通的 PWM 输出以及反向 PWM 输出。TCNT1 斜坡上的短水平线表示 OCR1x 和 TCNT1 的匹配比较。比较匹配后 OC1x 中断标志置位。

Figure 54. 相位修正 PWM 模式的时序图



计时器数值达到 BOTTOM 时 T/C 溢出标志 TOV1 置位。若 TOP 由 OCR1A 或 ICR1 定义，在 OCR1x 寄存器通过双缓冲方式得到更新的同一个时钟周期里 OC1A 或 ICF1 标志置位。标志置位后即可产生中断。

改变 TOP 值时必须保证新的 TOP 值不小于所有比较寄存器的数值。否则 TCNT1 与 OCR1x 不会出现比较匹配。使用固定的 TOP 值时，向任意 OCR1x 寄存器写入数据时未使用的位将屏蔽为“0”。在 Figure 54 给出的第三个周期中，在 T/C 运行于相位修正模式时改变 TOP 值导致了不对称输出。其原因在于 OCR1x 寄存器的更新时间。由于 OCR1x 的更新时间为定时器 / 计数器达到 TOP 之时，因此 PWM 的循环周期起始于此，也终止于此。就是说，下降斜坡的长度取决于上一个 TOP 值，而上升斜坡的长度取决于新的 TOP 值。若这两个值不同，一个周期内两个斜坡长度不同，输出也就不对称了。

若要在 T/C 运行时改变 TOP 值，最好用相位与频率修正模式代替相位修正模式。若 TOP 保持不变，那么这两种工作模式实际没有区别。

工作于相位修正 PWM 模式时，比较单元可以在 OC1x 引脚输出 PWM 波形。设置 COM1x1:0 为 2 可以产生普通的 PWM，设置 COM1x1:0 为 3 可以产生反向 PWM (参见 P111 Table 1)。要真正从物理引脚上输出信号还必须将 OC1x 的数据方向 DDR_OC1x 设置为输出。OCR1x 和 TCNT1 比较匹配发生时 OC1x 寄存器将产生相应的清零或置位操作，从而产生 PWM 波形。工作于相位修正模式时 PWM 频率可由如下公式获得：

$$f_{OCnxPCPWM} = \frac{f_{clk_I/O}}{2 \cdot N \cdot TOP}$$

变量 N 表示预分频因子 (1、8、64、256 或 1024)。

OCR1x 寄存器处于极值时表明了相位修正 PWM 模式的一些特殊情况。在普通 PWM 模式下，若 OCR1x 等于 BOTTOM，输出一直保持为低电平；若 OCR1x 等于 TOP，输出则保持为高电平。反向 PWM 模式正好相反。如果 OCR1A 用来定义 TOP 值 (WGM13:0 = 11) 且 COM1A1:0 = 1，OC1A 输出占空比为 50% 的周期信号。

www.BDTIC.com/ATMEL

相位与频率修正 PWM 模式

相位与频率修正 PWM 模式 (WGM13:0 = 8 或 9) - 以下简称相频修正 PWM 模式 - 可以产生高精度的、相位与频率都准确的 PWM 波形。与相位修正模式类似, 相频修正 PWM 模式基于双斜坡操作。计时器重复地从 BOTTOM 计到 TOP, 然后又从 TOP 倒退回到 BOTTOM。在一般的比较输出模式下, 当计时器往 TOP 计数时若 TCNT1 与 OCR1x 匹配, OC1x 将清零为低电平; 而在计时器往 BOTTOM 计数时 TCNT1 与 OCR1x 匹配, OC1x 将置位为高电平。工作于反向输出比较时则正好相反。与单斜坡操作相比, 双斜坡操作可获得的最大频率要小。但其对称特性十分适合于电机控制。


相频修正修正 PWM 模式与相位修正 PWM 模式的主要区别在于 OCR1x 寄存器的更新时间 (详见 Figure 54 与 Figure 55)。

相频修正修正 PWM 模式的 PWM 分辨率可由 ICR1 或 OCR1A 定义。最小分辨率为 2 比特 (ICR1 或 OCR1A 设为 0x0003), 最大分辨率为 16 位 (ICR1 或 OCR1A 设为 MAX)。PWM 分辨率位数可用下式计算:

$$R_{PFCPWM} = \frac{\log(TOP + 1)}{\log(2)}$$

工作于相频修正 PWM 模式时, 计数器的数值一直累加到 ICR1 (WGM13:0 = 8) 或 OCR1A (WGM13:0 = 9), 然后改变计数方向。在一个定时器时钟里 TCNT1 值等于 TOP 值。具体的时序图如图 Figure 55。图中给出了当使用 OCR1A 或 ICR1 来定义 TOP 值时的相频修正 PWM 模式。图中柱状的 TCNT1 表示这是双边斜坡操作。方框图同时包含了普通的 PWM 输出以及反向 PWM 输出。TCNT1 斜坡上的短水平线表示 OCR1x 和 TCNT1 的匹配比较。比较匹配发生时, OC1x 中断标志将被置位。

Figure 55. 相位与频率修正 PWM 模式的时序图



在 OCR1x 寄存器通过双缓冲方式得到更新的同一个时钟周期里 T/C 溢出标志 TOV1 置位。若 TOP 由 OCR1A 或 ICR1 定义, 则当 TCNT1 达到 TOP 值时 OC1A 或 CF1 置位。这些中断标志位可用来在每次计数器达到 TOP 或 BOTTOM 时产生中断。

改变 TOP 值时必须保证新的 TOP 值不小于所有比较寄存器的数值。否则 TCNT1 与 OCR1x 不会产生比较匹配。

如图 Figure 55 所示, 与相位修正模式形成对照的是, 相频修正 PWM 模式生成的输出在所有的周期中均为对称信号。这是由于 OCR1x 在 BOTTOM 得到更新, 上升与下降斜坡长度始终相等。因此输出脉冲为对称的, 确保了频率是正确的。

使用固定 TOP 值时最好使用 ICR1 寄存器定义 TOP。这样 OCR1A 就可以用于在 OC1A 输出 PWM 波。但是，如果 PWM 基频不断变化（通过改变 TOP 值），OCR1A 的双缓冲特性使其更适合于这个应用。

工作于相频修正 PWM 模式时，比较单元可以在 OC1x 引脚上输出 PWM 波形。设置 COM1x1:0 为 2 可以产生普通的 PWM 信号；为 3 则可以产生反向 PWM 波形。（参见 P111Table 1）。要想真正输出信号还必须将 OC1x 的数据方向设置为输出。产生 PWM 波形的机理是 OC1x 寄存器在 OCR1x 与升序记数的 TCNT1 匹配时置位（或清零），与降序记数的 TCNT1 匹配时清零（或置位）。输出的 PWM 频率可以通过如下公式计算得到：

$$f_{OCnxPFCPWM} = \frac{f_{clk_I/O}}{2 \cdot N \cdot TOP}$$

变量 N 代表分频因子（1、8、64、256 或 1024）。

OCR1x 寄存器处于极值时说明了相频修正 PWM 模式的一些特殊情况。在普通 PWM 模式下，若 OCR1x 等于 BOTTOM，输出一直保持为低电平；若 OCR1x 等于 TOP，则输出保持为高电平。反向 PWM 模式则正好相反。如果 OCR1A 用来定义 TOP 值（WGM13:0 = 9）且 COM1A1:0 = 1，OC1A 输出占空比为 50% 的周期信号。

www.BDTIC.com/ATMEL

定时器 / 计数器时序图

定时器 / 计数器为同步电路，因而时钟 clk_{Tn} 表示为时钟使能信号。图中说明了何时设置中断标志及何时使用 OCR1x 缓冲器中的数据更新 OCR1x 寄存器（工作于双缓冲器模式时）。Figure 56 给出了置位 OCF1x 的时序图。

Figure 56. T/C 时序图，OCF1x 置位，无预分频器




Figure 57 给出相同的时钟数据，但预分频使能。

Figure 57. T/C 时序图，置位 OCF1x，预分频器为 $f_{clk_{I/O}}/8$




Figure 58 给出工作在不同模式下接近 TOP 值时的计数序列。工作于相频修正 PWM 模式时，OCR1x 寄存器在 BOTTOM 被更新。时序图相同，但 TOP 需要用 BOTTOM 代替，BOTTOM+1 代替 TOP-1，等等。同样的命名规则也适用于那些在 BOTTOM 置位 TOV1 标志的工作模式。

Figure 58. T/C 时序图，无预分频器





Figure 59 给出相同的时钟数据，但预分频使能。

Figure 59. T/C 时序图，预分频器为 $f_{clk_I/O}/8$



www.BDTIC.com/ATMEL

16 位定时器 / 计数器寄存器的说明

T/C1 控制寄存器 A - TCCR1A

Bit	7	6	5	4	3	2	1	0	
	COM1A1	COM1A0	COM1B1	COM1B0	FOC1A	FOC1B	WGM11	WGM10	TCCR1A
读 / 写	R/W	R/W	R/W	R/W	W	W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- Bit 7:6 – COM1A1:0: 通道 A 的比较输出模式
- Bit 5:4 – COM1B1:0: 通道 B 的比较输出模式

COM1A1:0 与 COM1B1:0 分别控制 OC1A 与 OC1B 状态。如果 COM1A1:0 (COM1B1:0) 的一位或两位被写入 "1", OC1A (OC1B) 输出功能将取代 I/O 端口功能。此时 OC1A (OC1B) 相应的输出引脚数据方向控制必须置位以使能输出驱动器。

OC1A (OC1B) 与物理引脚相连时, COM1x1:0 的功能由 WGM13:0 的设置决定。Table 50 给出当 WGM13:0 设置为普通模式与 CTC 模式 (非 PWM) 时 COM1x1:0 的功能定义。

Table 50. 比较输出模式, 非 PWM

COM1A1/ COM1B1	COM1A0/ COM1B0	说明
0	0	普通端口操作, OC1A/OC1B 未连接
0	1	比较匹配时 OC1A/OC1B 电平取反
1	0	比较匹配时清零 OC1A/OC1B (输出低电平)
1	1	比较匹配时置位 OC1A/OC1B (输出高电平)

Table 51 给出 WGM13:0 设置为快速 PWM 模式时 COM1x1:0 的功能定义。

Table 51. 比较输出模式, 快速 PWM⁽¹⁾

COM1A1/ COM1B1	COM1A0/ COM1B0	说明
0	0	普通端口操作, OC1A/OC1B 未连接
0	1	WGM13:0 = 15: 比较匹配时 OC1A 取反, OC1B 不占用物理引脚。WGM13:0 为其它值时为普通端口操作, OC1A/OC1B 未连接
1	0	比较匹配时清零 OC1A/OC1B, OC1A/OC1B 在 TOP 时置位
1	1	比较匹配时置位 OC1A/OC1B, OC1A/OC1B 在 TOP 时清零

Note: 1. 当 OCR1A/OCR1B 等于 TOP 且 COM1A1/COM1B1 置位时, 比较匹配被忽略, 但 OC1A/OC1B 的置位 / 清零操作有效。详见 P102“快速 PWM 模式”。

Table 52 给出当 WGM13:0 设置为相位修正 PWM 模式或相频修正 PWM 模式时 COM1x1:0 的功能定义。

Table 52. 比较输出模式，相位修正及相频修正 PWM 模式⁽¹⁾

COM1A1/ COM1B1	COM1A0/ COM1B0	说明
0	0	普通端口操作，OC1A/OC1B 未连接
0	1	WGM13:0 = 9 或 14: 比较匹配时 OC1A 取反，OC1B 不占用物理引脚。WGM13:0 为其它值时为普通端口操作，OC1A/OC1B 未连接
1	0	升序计数时比较匹配将清零 OC1A/OC1B，降序计数时比较匹配将置位 OC1A/OC1B
1	1	升序计数时比较匹配将置位 OC1A/OC1B，降序计数时比较匹配将清零 OC1A/OC1B

Note: 1. OCR1A/OCR1B 等于 TOP 且 COM1A1/COM1B1 置位是一个特殊情况。详细信息请参见 P104“相位修正 PWM 模式”。

- **Bit 3 – FOC1A: 通道 A 强制输出比较**
- **Bit 2 – FOC1B: 通道 B 强制输出比较**

FOC1A/FOC1B 只有当 WGM13:0 指定为非 PWM 模式时被激活。为与未来器件兼容，工作在 PWM 模式下对 TCCR1A 写入时，这两位必须清零。当 FOC1A/FOC1B 位置 1，立即强制波形产生单元进行比较匹配。COM1x1:0 的设置改变 OC1A/OC1B 的输出。注意 FOC1A/FOC1B 位作为选通信号。COM1x1:0 位的值决定强制比较的效果。

在 CTC 模式下使用 OCR1A 作为 TOP 值，FOC1A/FOC1B 选通即不会产生中断也不好清除定时器。

FOC1A/FOC1B 位总是读为 0。

- **Bit 1:0 – WGM11:0: 波形发生模式**

这两位与位于 TCCR1B 寄存器的 WGM13:2 相结合，用于控制计数器的计数序列——计数器计数的上限值和确定波形发生器的工作模式（见 Table 53）。T/C 支持的工作模式有：普通模式（计数器），比较匹配时清零定时器（CTC）模式，及三种脉宽调制（PWM）模式（P101“工作模式”）。

www.BDTIC.com/ATMEL

Table 53. 波形产生模式的位说明⁽¹⁾

模式	WGM13	WGM12 (CTC1)	WGM11 (PWM11)	WGM10 (PWM10)	定时器 / 计数器工作模式	计数上限值 TOP	OCR1x 更新时刻	TOV1 置位时刻
0	0	0	0	0	普通模式	0xFFFF	立即更新	MAX
1	0	0	0	1	8 位相位修正 PWM	0x00FF	TOP	BOTTOM
2	0	0	1	0	9 位相位修正 PWM	0x01FF	TOP	BOTTOM
3	0	0	1	1	10 位相位修正 PWM	0x03FF	TOP	BOTTOM
4	0	1	0	0	CTC	OCR1A	立即更新	MAX
5	0	1	0	1	8 位快速 PWM	0x00FF	TOP	TOP
6	0	1	1	0	9 位快速 PWM	0x01FF	TOP	TOP
7	0	1	1	1	10 位快速 PWM	0x03FF	TOP	TOP
8	1	0	0	0	相位与频率修正 PWM	ICR1	BOTTOM	BOTTOM
9	1	0	0	1	相位与频率修正 PWM	OCR1A	BOTTOM	BOTTOM
10	1	0	1	0	相位修正 PWM	ICR1	TOP	BOTTOM
11	1	0	1	1	相位修正 PWM	OCR1A	TOP	BOTTOM
12	1	1	0	0	CTC	ICR1	立即更新	MAX
13	1	1	0	1	保留	-	-	-
14	1	1	1	0	快速 PWM	ICR1	TOP	TOP
15	1	1	1	1	快速 PWM	OCR1A	TOP	TOP

Note: 1. CTC1 和 PWM11:0 的定义已经不再使用了，请使用 WGM12:0。但是两个版本的定时器功能和位置是兼容的。

T/C1 控制寄存器 B - TCCR1B

Bit	7	6	5	4	3	2	1	0									
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 12.5%;">ICNC1</td> <td style="width: 12.5%;">ICES1</td> <td style="width: 12.5%;">-</td> <td style="width: 12.5%;">WGM13</td> <td style="width: 12.5%;">WGM12</td> <td style="width: 12.5%;">CS12</td> <td style="width: 12.5%;">CS11</td> <td style="width: 12.5%;">CS10</td> </tr> </table>								ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	TCCR1B
ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10										
读 / 写	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W									
初始值	0	0	0	0	0	0	0	0									

• Bit 7 – ICNC1: 输入捕捉噪声抑制器

置位 ICNC1 将使能输入捕捉噪声抑制功能。此时外部引脚 ICP1 的输入被滤波。其作用是从 ICP1 引脚连续进行 4 次采样。如果 4 个采样值都相等，那么信号送入边沿检测器。因此使能该功能使得输入捕捉被延迟了 4 个时钟周期。

• Bit 6 – ICES1: 输入捕捉触发沿选择

该位选择使用 ICP1 上的哪个边沿触发捕获事件。ICES 为 "0" 选择的是下降沿触发输入捕捉；ICES1 为 "1" 选择的是逻辑电平的上升沿触发输入捕捉。

按照 ICES1 的设置捕获到一个事件后，计数器的数值被复制到 ICR1 寄存器。捕获事件还会置为 ICF1。如果此时中断使能，输入捕捉事件即被触发。

当 ICR1 用作 TOP 值 (见 TCCR1A 与 TCCR1B 寄存器中 WGM13:0 位的描述) 时，ICP1 与输入捕捉功能脱开，从而输入捕捉功能被禁用。

• Bit 5: 保留位

该位保留。写操作返回值为 "0"。

• Bit 4:3 – WGM13:2: 波形发生模式

见 TCCR1A 寄存器中的说明。

• Bit 2:0 – CS12:0: Clock Select

这 3 位用于选择 T/C 的时钟源，见 Figure 56 与 Figure 57。

www.BDTIC.com/ATMEL

Table 34. 时钟选择位说明

CS12	CS11	CS10	说明
0	0	0	无时钟源 (T/C 停止)
0	0	1	clk _{I/O} /1 (无预分频)
0	1	0	clk _{I/O} /8 (来自预分频器)
0	1	1	clk _{I/O} /64 (来自预分频器)
1	0	0	clk _{I/O} /256 (来自预分频器)
1	0	1	clk _{I/O} /1024 (来自预分频器)
1	1	0	外部 T1 引脚，下降沿驱动
1	1	1	外部 T1 引脚，上升沿驱动

选择使用外部时钟源后，即使 T1 引脚被定义为输出，其引脚上的逻辑信号电平变化仍然会驱动 T/C1 计数，这个特性允许用户通过软件来控制计数。

T/C1 - TCNT1H 与 TCNT1L

Bit	7	6	5	4	3	2	1	0																	
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="8" style="text-align: center;">TCNT1[15:8]</td> </tr> <tr> <td colspan="8" style="text-align: center;">TCNT1[7:0]</td> </tr> </table>								TCNT1[15:8]								TCNT1[7:0]								TCNT1H TCNT1L
TCNT1[15:8]																									
TCNT1[7:0]																									
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W																	
初始值	0	0	0	0	0	0	0	0																	

TCNT1H 与 TCNT1L 组成了 T/C1 的数据寄存器 TCNT1。通过它们可以直接对定时器/计数器单元的 16 位计数器进行读写访问。为保证 CPU 对高字节与低字节的同时读写，必须

使用一个 8 位临时高字节寄存器 TEMP。TEMP 是所有的 16 位寄存器共用的，详见 P93“访问 16 位寄存器”。

Modifying the counter (TCNT1) while the counter is running introduces a risk of missing a Compare Match between TCNT1 and one of the OCR1x Registers.

在计数器运行期间修改 TCNT1 的内容有可能丢失一次 TCNT1 与 OCR1x 的比较匹配操作。写 TCNT1 寄存器将在下一个定时器周期阻塞比较匹配。

输出比较寄存器 1A - OCR1AH 与 OCR1AL

Bit	7	6	5	4	3	2	1	0	
	OCR1A[15:8]								OCR1AH OCR1AL
	OCR1A[7:0]								
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

输出比较寄存器 1B - OCR1BH 与 OCR1BL

Bit	7	6	5	4	3	2	1	0	
	OCR1B[15:8]								OCR1BH OCR1BL
	OCR1B[7:0]								
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

该寄存器中的 16 位数据与 TCNT1 寄存器中的计数值进行连续的比较，一旦数据匹配，将产生一个输出比较中断，或改变 OC1x 的输出逻辑电平。

输出比较寄存器长度为 16 位。为保证 CPU 对高字节与低字节的同时读写，必须使用一个 8 位临时高字节寄存器 TEMP。TEMP 是所有的 16 位寄存器共用的，详见 P93“访问 16 位寄存器”。

www.BDTIC.com/ATMEL

输入捕捉寄存器 1 - ICR1H 与 ICR1L

Bit	7	6	5	4	3	2	1	0	
	ICR1[15:8]								ICR1H
	ICR1[7:0]								ICR1L
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

当外部引脚ICP1(或T/C1的模拟比较器)有输入捕捉触发信号产生时,计数器TCNT1中的值写入 ICR1 中。ICR1 的设定值可作为计数器的 TOP 值。

输入捕捉寄存器长度为 16 位。为保证 CPU 对高字节与低字节的同时读写,必须使用一个 8 位临时高字节寄存器 TEMP。TEMP 是所有的 16 位寄存器共用的,详见 P93“访问 16 位寄存器”。

T/C 中断屏蔽寄存器 - TIMSK⁽¹⁾

Bit	7	6	5	4	3	2	1	0	
	TOIE1	OCIE1A	OCIE1B	OCIE2	TICIE1	TOIE2	TOIE0	OCIE0	TIMSK
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

Note: 1. 该寄存器包含几个T/C的中断控制位,但本节中只对T1位进行说明,其余位将在各自的小节中加以说明。

• Bit 7 – TOIE1: T/C1 溢出中断使能

当该位被设为“1”,且状态寄存器中的 I 位被设为“1”时,T/C1 的溢出中断使能。一旦 TIFR 上的 TOV1 置位,CPU 即开始执行 T/C1 溢出中断服务程序(见 P50“中断”)。

• Bit 6 – OCIE1A: T/C1 输出比较 A 匹配中断使能

当该位被设为“1”,且状态寄存器中的 I 位被设为“1”时,T/C1 的输出比较 A 匹配中断使能。一旦 TIFR 上的 OCF1A 置位,CPU 即开始执行 T/C1 输出比较 A 匹配中断服务程序(见 P50“中断”)。

当该位被设为“1”,且状态寄存器中的 I 位被设为“1”时,使能 T/C1 的输出比较 B 匹配中断使能。一旦 TIFR 上的 OCF1B 置位,CPU 即开始执行 T/C1 输出比较 B 匹配中断服务(见 P50“中断”)。

• Bit 3 – TICIE1: T/C1 输入捕获中断使能

当该位被设为“1”,且状态寄存器中的 I 位被设为“1”时,T/C1 的输入捕捉中断使能。一旦 TIFR 的 ICF1 置位,CPU 即开始执行 T/C1 输入捕捉中断服务程序(见 P50“中断”)。

T/C 中断标志寄存器 - TIFR⁽¹⁾

Bit	7	6	5	4	3	2	1	0	
	TOV1	OCF1A	OC1FB	-	ICF1	-	TOV0	OCF0	TIFR
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

Note: 1. 该寄存器包含几个T/C的标志位,但本节中只对T1位进行说明,其余位将在各自的小节中加以说明。

• Bit 7 – TOV1: T/C1 溢出标志

该位的设置与 T/C1 的工作方式有关。工作于普通模式和 CTC 模式时,T/C1 溢出时 TOV1 置位。对工作在其它模式下的 TOV1 标志位置位,见 P112Table 53。

执行溢出中断服务程序时 OCF1A 自动清零。也可以对其写入逻辑“1”来清除该标志位。

• Bit 6 – OCF1A: T/C1 输出比较 A 匹配标志位

当 TCNT1 与 OCR1A 匹配成功时,该位被设为“1”。

强制输出比较 (FOC1A) 不会置位 OCF1A。

执行强制输出比较匹配 A 中断服务程序时 OCF1A 自动清零。也可以对其写入逻辑 "1" 来清除该标志位。

- **Bit 5 – OCF1B: T/C1 输出比较 B 匹配标志位**

当 TCNT1 与 OCR1B 匹配成功时，该位被设为 "1"。

强制输出比较 (FOC1B) 不会置位 OCF1B。

执行强制输出比较匹配 B 中断服务程序时 OCF1B 自动清零。也可以对其写入逻辑 "1" 来清除该标志位。

- **Bit 3 – ICF1: T/C1 输入捕获标志位**

外部引脚 ICP1 出现捕获事件时 ICF1 置位。此外，当 ICR1 作为计数器的 TOP 值时，一旦计数器值达到 TOP，ICF1 也置位。

执行输入捕捉中断服务程序时 ICF1 自动清零。也可以对其写入逻辑 "1" 来清除该标志位。


www.BDTIC.com/ATMEL

串行外设接口 - SPI

串行外设接口 SPI 允许 ATmega8515 和外设或其他 AVR 器件进行高速的同步数据传输。ATmega8515 SPI 的特点如下：

- 全双工，3 线同步数据传输
- 主机或从机操作
- LSB 首先发送或 MSB 首先发送
- 7 种可编程的比特率
- 传输结束中断标志
- 写冲突标志检测
- 可以从空闲模式唤醒
- 作为主机时具有倍速模式 (CK/2)

Figure 60. SPI 方框图 (1)




Note: 1. SPI 的引脚排列请参见 P2Figure 1 与 P63Table 29.

主机和从机之间的 SPI 连接如 Figure 61 所示。系统包括两个移位寄存器和一个主机时钟发生器。通过将需要的从机的 \overline{SS} 引脚拉低，主机启动一次通讯过程。主机和从机将需要发送的数据放入相应的移位寄存器。主机在 SCK 引脚上产生时钟脉冲以交换数据。主机的数据从主机的 MOSI 移出，从从机的 MOSI 移入；从机的数据从从机的 MISO 移出，从主机的 MISO 移入。主机通过将从机的 \overline{SS} 拉高实现与从机的同步。

配置为 SPI 主机时，SPI 接口不自动控制 \overline{SS} 引脚，必须由用户软件来处理。对 SPI 数据寄存器写入数据即启动 SPI 时钟，将 8 比特的数据移入从机。传输结束后 SPI 时钟停止，传输结束标志 SPIF 置位。如果此时 SPCR 寄存器的 SPI 中断使能位 SPIE 置位，中断就会发生。主机可以继续往 SPDR 写入数据以移位到从机中去，或者是将从机的 \overline{SS} 拉高以说明数据包发送完成。最后进来的数据将一直保存于缓冲寄存器里。

配置为从机时，只要 \overline{SS} 为高，SPI 接口将一直保持睡眠状态，并保持 MISO 为高阻态。在这个状态下软件可以更新 SPI 数据寄存器 SPDR 的内容。即使此时 SCK 引脚有输入时钟，SPDR 的数据也不会移出，直至 \overline{SS} 被拉低。一个字节完全移出之后，传输结束标志 SPIF 置位。如果此时 SPCR 寄存器的 SPI 中断使能位 SPIE 置位，就会产生中断请求。在读取移入的数据之前从机可以继续往 SPDR 写入数据。最后进来的数据将一直保存于缓冲寄存器里。

Figure 61. SPI 主机 - 从机的互连



SPI 系统的发送方向只有一个缓冲器，而在接收方向有两个缓冲器。也就是说，在发送时一定要等到移位过程全部结束后才能对 SPI 数据寄存器执行写操作。而在接收数据时，需要在下一个字符移位过程结束之前通过访问 SPI 数据寄存器读取当前接收到的字符。否则第一个字节将丢失。

工作于 SPI 从机模式时，控制逻辑对 SCK 引脚的输入信号进行采样。为了保证对时钟信号的正确采样，SPI 时钟不能超过 $f_{osc}/4$

SPI 使能后，MOSI、MISO、SCK 和 \overline{SS} 引脚的数据方向将按照 Table 55 所示自动进行配置。更多自动重载信息请参考 P60“端口的第二功能”

Table 55. SPI 引脚重载⁽¹⁾

引脚	方向，SPI 主机	方向，SPI 从机
MOSI	用户定义	输入
MISO	输入	用户定义
SCK	用户定义	输入
\overline{SS}	用户定义	输入

Note: 1. 请参考 P63“端口 B 的第二功能”以了解如何定义由用户定义的 SPI 引脚。

下面的例程说明如何将 SPI 初始化为主机，以及如何进行简单的数据发送。例子中 DDR_SPI 必须由实际的数据方向寄存器代替；DD_MOSI、DD_MISO 和 DD_SCK 必须由

实际的数据方向代替。比如说，MOSI 为 PB5 引脚，则 DD_MOSI 要用 DDB5 取代，DDR_SPI 则用 DDRB 取代。

汇编代码例程⁽¹⁾

```

SPI_MasterInit:
    ; 设置 MOSI 和 SCK 为输出，其他为输入
    ldi    r17, (1<<DD_MOSI) | (1<<DD_SCK)
    out   DDR_SPI, r17
    ; 使能 SPI 主机模式，设置时钟速率为 fck/16
    ldi    r17, (1<<SPE) | (1<<MSTR) | (1<<SPR0)
    out   SPCR, r17
    ret

SPI_MasterTransmit:
    ; 启动数据传输 (r16)
    out   SPDR, r16
Wait_Transmit:
    ; 等待传输结束
    sbis  SPSR, SPIF
    rjmp  Wait_Transmit
    ret

```

C 代码例程⁽¹⁾

```

void SPI_MasterInit(void)
{
    /* 设置 MOSI 和 SCK 为输出，其他为输入 */
    DDR_SPI = (1<<DD_MOSI) | (1<<DD_SCK);
    /* 使能 SPI 主机模式，设置时钟速率为 fck/16 */
    SPCR = (1<<SPE) | (1<<MSTR) | (1<<SPR0);
}

void SPI_MasterTransmit(char cData)
{
    /* 启动数据传输 */
    SPDR = cData;
    /* 等待传输结束 */
    while (!(SPSR & (1<<SPIF)))
        ;
}

```

Note: 1. 程序假定已经包含了正确的头文件。

www.BDTIC.com/ATMEL

下面的例子说明如何将 SPI 初始化为从机，以及如何进行简单的数据接收。

汇编代码例程⁽¹⁾

```

SPI_SlaveInit:
    ; 设置 MISO 为输出，其他为输入
    ldi    r17, (1<<DD_MISO)
    out    DDR_SPI, r17
    ; 使能 SPI
    ldi    r17, (1<<SPE)
    out    SPCR, r17
    ret

SPI_SlaveReceive:
    ; 等待接收结束
    sbis   SPSR, SPIF
    rjmp   SPI_SlaveReceive
    ; 读取接收到的数据，然后返回
    in     r16, SPDR
    ret
    
```

C 代码例程⁽¹⁾

```

void SPI_SlaveInit(void)
{
    /* 设置 MISO 为输出，其他为输入 */
    DDR_SPI = (1<<DD_MISO);
    /* 使能 SPI */
    SPCR = (1<<SPE);
}

char SPI_SlaveReceive(void)
{
    /* 等待接收结束 */
    while(!(SPSR & (1<<SPIF)))
        ;
    /* 返回数据 */
    return SPDR;
}
    
```

Note: 1. 例程假定已经包含了正确的头文件。

www.BDTIC.com/ATMEL

SS 引脚的功能

从机模式

当 SPI 配置为从机时，从机选择引脚 \overline{SS} 总是为输入。 \overline{SS} 为低将激活 SPI 接口，MISO 成为输出（用户必须进行相应的端口配置）引脚，其他引脚成为输入引脚。当 \overline{SS} 为高时所有的引脚成为输入，SPI 逻辑复位，不再接收数据。

\overline{SS} 引脚对于数据包/字节的同步非常有用，可以使从机的位计数器与主机的时钟发生器同步。当 \overline{SS} 拉高时 SPI 从机立即复位接收和发送逻辑，并丢弃移位寄存器里不完整的数据

主机模式

当 SPI 配置为主机时 (MSTR 的 SPCR 置位)，用户可以决定 \overline{SS} 引脚的方向。

若 \overline{SS} 配置为输出，则此引脚可以用作普通的 I/O 口而不影响 SPI 系统。典型应用是用来驱动从机的 \overline{SS} 引脚。

如果 \overline{SS} 配置为输入，必须保持为高以保证 SPI 的正常工作。若系统配置为主机， \overline{SS} 为输入，但被外设拉低，则 SPI 系统会将此低电平解释为有一个外部主机将自己选择为从机。为了防止总线冲突，SPI 系统将实现如下动作：

1. 清零 SPCR 的 MSTR 位，使 SPI 成为从机，从而 MOSI 和 SCK 变为输入。
2. SPSR 的 SPIF 置位。若 SPI 中断和全局中断开放，则中断服务程序将得到执行。

因此，使用中断方式处理 SPI 主机的数据传输，并且存在 \overline{SS} 被拉低的可能性时，中断服务程序应该检查 MSTR 是否为“1”。若被清零，用户必须将其置位，以重新使能 SPI 主机模式。

SPI 控制寄存器 - SPCR

Bit	7	6	5	4	3	2	1	0	
	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	SPCR
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

www.BDTIC.com/ATMEL

• Bit 7 – SPIE: SPI 中断使能

置位后，只要 SPSR 寄存器的 SPIF 和 SREG 寄存器的全局中断使能位置位，就会引发 SPI 中断。

• Bit 6 – SPE: SPI 使能

SPE 置位将使能 SPI。进行任何 SPI 操作之前必须置位 SPE。

• Bit 5 – DORD: 数据次序

DORD 置位时数据的 LSB 首先发送；否则数据的 MSB 首先发送。

• Bit 4 – MSTR: 主 / 从选择

MSTR 置位时选择主机模式，否则为从机。如果 MSTR 为“1”， \overline{SS} 配置为输入，但被拉低，则 MSTR 被清零，寄存器 SPSR 的 SPIF 置位。用户必须重新设置 MSTR 进入主机模式。

• Bit 3 – CPOL: 时钟极性

CPOL 置位表示空闲时 SCK 为高电平；否则空闲时 SCK 为低电平。请参考 Figure 62 与 Figure 63。CPOL 功能总结如下：

Table 56. CPOL 功能

CPOL	起始沿	结束沿
0	上升沿	下降沿
1	下降沿	上升沿

• Bit 2 – CPHA: 时钟相位

CPHA 决定数据是在 SCK 的起始沿采样还是在 SCK 的结束沿采样。请参考 Figure 62 与 Figure 63。CPHA 功能总结如下：

Table 57. CPHA 功能

CPHA	起始沿	结束沿
0	采样	设置
1	设置	采样

• **Bits 1, 0 – SPR1, SPR0: SPI 时钟速率选择 1 与 0**

确定主机的 SCK 速率。SPR1 和 SPR0 对从机没有影响。SCK 和振荡器的时钟频率 f_{osc} 关系如下表所示：

Table 58. SCK 和振荡器频率的关系

SPI2X	SPR1	SPR0	SCK 频率
0	0	0	$f_{osc}/4$
0	0	1	$f_{osc}/16$
0	1	0	$f_{osc}/64$
0	1	1	$f_{osc}/128$
1	0	0	$f_{osc}/2$
1	0	1	$f_{osc}/8$
1	1	0	$f_{osc}/32$
1	1	1	$f_{osc}/64$

www.BDTIC.com/ATMEL

SPI 状态寄存器 - SPSR

Bit	7	6	5	4	3	2	1	0	
	SPSR								
	SPIF	WCOL	-	-	-	-	-	SPI2X	
读 / 写	R	R	R	R	R	R	R	R/W	
初始值	0	0	0	0	0	0	0	0	

- **Bit 7 – SPIF: SPI 中断标志**

串行发送结束后，SPIF 置位。若此时寄存器 SPCR 的 SPIE 和全局中断使能位置位，SPI 中断即产生。如果 SPI 为主机，SS 配置为输入，且被拉低，SPIF 也将置位。进入中断服务程序后 SPIF 自动清零。或者可以通过先读 SPSR，紧接着访问 SPDR 来对 SPIF 清零。

- **Bit 6 – WCOL: 写冲突标志**

在发送当中对 SPI 数据寄存器 SPDR 写数据将置位 WCOL。WCOL 可以通过先读 SPSR，紧接着访问 SPDR 来清零。

- **Bit 5..1 – Res: 保留**

保留位，读操作返回值为零。

- **Bit 0 – SPI2X: SPI 倍速**

置位后 SPI 的速度加倍。若为主机（见 Table 58），则 SCK 频率可达 CPU 频率的一半。若为从机，只能保证 $f_{osc}/4$ 。

ATmega8515 的 SPI 接口同时还用来实现程序和 EEPROM 的下载和上载。请参见 SPI 串行编程和校验。

SPI 数据寄存器 - SPDR

Bit	7	6	5	4	3	2	1	0	
	SPDR								
	MSB							LSB	
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	X	X	X	X	X	X	X	X	未定义

www.BDTIC.com/ATMEL

SPI 数据寄存器为读/写寄存器，用来在寄存器文件和 SPI 移位寄存器之间传输数据。写寄存器将启动数据传输，读寄存器将读取寄存器的接收缓冲器。

数据模式

相对于串行数据，SCK 的相位和极性有 4 种组合。CPHA 和 CPOL 控制组合的方式。SPI 数据传输格式见 Figure 62 与 Figure 63。每一位数据的移出和移入发生于 SCK 不同的信号跳变沿，以保证有足够的时间使数据稳定。这个过程在 Table 56 和 Table 57 有清楚的说明：

Table 59. CPOL 与 CPHA 功能

	起始沿	结束沿	SPI 模式
CPOL=0, CPHA=0	采样 (上升沿)	设置 (下降沿)	0
CPOL=0, CPHA=1	设置 (上升沿)	采样 (下降沿)	1
CPOL=1, CPHA=0	采样 (下降沿)	设置 (上升沿)	2
CPOL=1, CPHA=1	设置 (下降沿)	采样 (上升沿)	3

Figure 62. CPHA = 0 时 SPI 的传输格式





Figure 63. CPHA = 1 时 SPI 的传输格式



USART

通用同步和异步串行接收器和转发器 (USART) 是一个高度灵活的串行通讯设备。主要特点为：

- 全双工操作 (独立的串行接收和发送寄存器)
- 异步或同步操作
- 主机或从机提供时钟的同步操作
- 高精度的波特率发生器
- 支持 5, 6, 7, 8, 或 9 个数据位和 1 个或 2 个停止位
- 硬件支持的奇偶校验操作
- 数据过速检测
- 帧错误检测
- 噪声滤波, 包括错误的起始位检测, 以及数字低通滤波器
- 三个独立的中断: 发送结束中断, 发送数据寄存器空中断, 以及接收结束中断
- 多处理器通讯模式
- 倍速异步通讯模式


单 USART

ATmega8515 有一个 USART。其功能如下：

注意, 在与 AT90S4414/8515 兼容模式下, USART 接收寄存器双缓冲禁用, 详见 P127“AVR USART 和 AVR UART – 兼容性”。

Figure 64 为 USART 的简化框图。CPU 可以访问的 I/O 寄存器和 I/O 引脚以粗体表示。

Figure 64. USART 方框图⁽¹⁾



Note: 1. 有关 USART 的引脚分布请参考 P2Figure 1、P69Table 37 与 P65Table 31。

虚线框将 USART 分为了三个主要部分：时钟发生器，发送器和接收器。控制寄存器由三个单元共享。时钟发生器包含同步逻辑，通过它将波特率发生器及为从机同步操作所使用的外部输入时钟同步起来。XCK（发送器时钟）引脚只用于同步传输模式。发送器包括一个写缓冲器，串行移位寄存器，奇偶发生器以及处理不同的帧格式所需的控制逻辑。写缓冲器可以保持连续发送数据而不会在数据帧之间引入延迟。由于接收器具有时钟和数据恢复单元，它是 USART 模块中最复杂的。恢复单元用于异步数据的接收。除了恢复单元，接收器还包括奇偶校验，控制逻辑，移位寄存器和一个两级接收缓冲器 UDR。接收器支持与发送器相同的帧格式，而且可以检测帧错误，数据过速和奇偶校验错误。

www.BDTIC.com/ATMEL

AVR USART 和 AVR UAR - 兼容性

USART 在如下方面与 AVR UART 完全兼容：

- 所有 USART 寄存器的位定义
- 波特率发生器
- 发送器操作
- 发送缓冲器的功能
- 接收器操作

然而，接收器缓冲器有两个方面的改进，在某些特殊情况下会影响兼容性：

- 增加了一个缓冲器。两个缓冲器的操作好像是一个循环的 FIFO。因此对于每个接收到的数据只能读一次！更重要的是错误标志 FE 和 DOR，以及第 9 个数据位 RXB8 与数据一起存放于接收缓冲器。因此必须在读取 UDR 寄存器之前访问状态标志位。否则将丢失错误状态。
- 接收移位寄存器可以作为第三级缓冲。在两个缓冲器都没有空的时候，数据可以保存于串行移位寄存器之中（参见 Figure 64），直到检测到新的起始位。从而增强了 USART 抵抗数据过速 (DOR) 的能力。

下面的控制位的名称做了改动，但其功能和在寄存器中的位置并没有改变：

- CHR9 改为 UCSZ2
- OR 改为 DOR


时钟产生

时钟产生逻辑为发送器和接收器产生基本时钟。USART 支持 4 种模式的时钟：正常的异步模式，倍速的异步模式，主机同步模式，以及从机同步模式。USART 控制位 UMSEL 和状态寄存器 C (UCSRC) 用于选择异步模式和同步模式。倍速模式（只适用于异步模式）受控于 UCSRA 寄存器的 U2X。使用同步模式 (UMSEL = 1) 时，XCK 的数据方向寄存器 (DDR_XCK) 决定时钟源是由内部产生 (主机模式) 还是由外部生产 (从机模式)。仅在同步模式下 XCK 有效。

www.BDTIC.com/ATMEL

Figure 65 为时钟产生逻辑的框图。

Figure 65. 时钟产生逻辑框图



信号说明：

- txclk** 发送器时钟 (内部信号)
- rxclk** 接收器基础时钟 (内部信号)
- xcki** XCK 引脚输入 (内部信号)，用于同步从机操作
- xcko** 输出到 XCK 引脚的时钟 (内部信号)，用于同步主机操作

fosc XTAL 频率 (系统时钟)

片内时钟产生 - 波特率发生器

内部时钟用于异步模式与同步主机模式，请参见 Figure 65。

USART 的波特率寄存器 UBRR 和降序计数器相连接，一起构成可编程的预分频器或波特率发生器。降序计数器对系统时钟计数，当其计数到零或 UBRR 寄存器被写时，会自动装入 UBRR 寄存器的值。当计数到零时产生一个时钟，该时钟作为波特率发生器的输出时钟，输出时钟的频率为 $f_{osc}/(UBRR+1)$ 。发生器对波特率发生器的输出时钟进行 2、8 或 16 的分频，具体情况取决于工作模式。波特率发生器的输出被直接用于接收器与数据恢复单元。数据恢复单元使用了一个有 2、8 或 16 个状态的状态机，具体状态数由 UMSEL、U2X 与 DDR_XCK 位设定的工作模式决定。

Table 60 给出了计算波特率 (位/秒) 以及计算每一种使用内部时钟源工作模式的 UBRR 值的公式。

Table 60. 波特率计算公式

使用模式	波特率的计算公式 ⁽¹⁾	UBRR 值的计算公式
异步正常模式 (U2X = 0)	$BAUD = \frac{f_{osc}}{16(UBRR + 1)}$	$UBRR = \frac{f_{osc}}{16BAUD} - 1$
异步倍速模式 (U2X = 1)	$BAUD = \frac{f_{osc}}{8(UBRR + 1)}$	$UBRR = \frac{f_{osc}}{8BAUD} - 1$
同步主机模式	$BAUD = \frac{f_{osc}}{2(UBRR + 1)}$	$UBRR = \frac{f_{osc}}{2BAUD} - 1$

Note: 1. 波特率定义为每秒的位传输速度 (bps)

www.BDTIC.com/ATMEL

BAUD 波特率 (bps)
f_{osc} 系统时钟频率

UBRR UBRRH 与 UBRRL 的数值 (0-4095)

Table 68 给出了在某些系统时钟频率下对应的 UBRR 数值。

倍速工作模式 (U2X)

通过设定 UCSRA 寄存器的 U2X 可以使传输速率加倍。该位只对异步工作模式有效。当工作在同步模式时，设置该位为 "0"。

设置该位把波特率分频器的分频值从 16 降到 8，使异步通信的传输速率加倍。此时接收器只使用一半的采样数对数据进行采样及时钟恢复，因此在该模式下需要更精确的系统时钟与更精确的波特率设置。发送器则没有这个要求。

外部时钟

同步从机操作模式由外部时钟驱动，如 Figure 65 所示。

输入到 XCK 引脚的外部时钟由同步寄存器进行采样，用以提高稳定性。同步寄存器的输出通过一个边沿检测器，然后应用于发送器与接收器。这一过程引入了两个 CPU 时钟周期的延时，因此外部 XCK 的最大时钟频率由以下公式限制：


$$f_{XCK} < \frac{f_{OSC}}{4}$$

要注意 f_{osc} 由系统时钟的稳定性决定，为了防止因频率漂移而丢失数据，建议保留足够的裕量。

同步时钟操作

使用同步模式时 (UMSEL = 1) XCK 引脚被用于时钟输入 (从机模式) 或时钟输出 (主机模式)。时钟的边沿、数据的采样与数据的变化之间的关系的基本规律是：在改变数据输出端 Tx/D 的 XCK 时钟的相反边沿对数据输入端 Rx/D 进行采样。

Figure 66. 同步模式时的 XCK 时序



UCRSC 寄存器的 UCPOL 位确定使用 XCK 时钟的哪个边沿对数据进行采样和改变输出数据。如 Figure 66 所示，当 UCPOL=0 时，在 XCK 的上升沿改变输出数据，在 XCK 的下降沿进行数据采样；当 UCPOL=1 时，在 XCK 的下降沿改变输出数据，在 XCK 的上升沿进行数据采样。


帧格式

串行数据帧由数据字加上同步位（起始位与停止位）以及用于纠错的奇偶校验位构成。USART 接受以下 30 种组合的数据帧格式：

- 1 个起始位
- 5、6、7、8 或 9 个数据位
- 无校验位、奇校验或偶校验位
- 1 或 2 个停止位

数据帧以起始位开始；紧接着是数据字的最低位，数据字最多可以有 9 个数据位，以数据的最高位结束。如果使能了校验位，校验位将紧接着数据位，最后是结束位。当一个完整的数据帧传输后，可以立即传输下一个新的数据帧，或使传输线处于空闲状态。Figure 67 所示为可能的数据帧结构组合。括号中的位是可选的。

Figure 67. 帧格式



St 起始位，总是为低电平

(n) 数据位 (0 ~ 8)

P 校验位，可以为奇校验或偶校验

Sp 停止位，总是为高电平

IDLE 通讯线上没有数据传输 (RxD 或 TxD)，线路空闲时必须为高电平

www.BDTIC.com/ATMEL
数据帧的结构由 UCSRB 和 UCSRC 寄存器中的 UCSZ2:0、UPM1:0、USBS 设定。接收与发送使用相同的设置。设置的任何改变都可能破坏正在进行的数据传输与接收。

USART 的字长位 UCSZ2:0 确定了数据帧的数据位数；校验模式位 UPM1:0 用于使能与决定校验的类型；USBS 位设置帧有一位或两位结束位。接收器忽略第二个停止位，因此帧错误 (FE) 只在第一个结束位为 "0" 时被检测到。

校验位的计算

校验位的计算是对数据的各个位进行异或运算。如果选择了奇校验，则异或结果还需要取反。校验位与数据位的关系如下：

$$P_{even} = d_{n-1} \oplus \dots \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_0$$

$$P_{odd} = d_{n-1} \oplus \dots \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_0 \oplus 1$$

P_{even} 偶校验位

P_{odd} 奇校验位

d_n 第 n 个数据位

校验位处于最后一个数据位与第一个停止位之间。

USART 初始化

进行通信之前首先要对 USART 进行初始化。初始化过程通常包括波特率的设定，帧结构的设定，以及根据需要使能接收器或发送器。对于中断驱动的 USART 操作，在初始化时首先要清零全局中断标志位（全局中断被屏蔽）。

重新改变 USART 的设置应该在没有任何数据传输的情况下进行。TXC 标志位可以用来检验一个数据帧的发送是否已经完成，RXC 标志位可以用来检验接收缓冲器中是否还有数据未读出。在每次发送数据之前（在写发送数据寄存器 UDR 前）TXC 标志位必须清零。

以下是 USART 初始化程序示例。例程采用了轮询 (中断被禁用) 的异步操作，而且帧结构是固定的。波特率作为函数参数给出。在汇编程序里波特率参数保存于寄存器 r17:r16。当写入 UCSRC 寄存器时，由于 UBRRH 与 UCSRC 共用 I/O 地址，URSEL 位 (MSB) 必须置位。

汇编代码例程⁽¹⁾

```

USART_Init:
    ; 设置波特率
    out    UBRRH, r17
    out    UBRRH, r16
    ; 接收器与发送器使能
    ldi    r16, (1<<RXEN)|(1<<TXEN)
    out    UCSRB,r16
    ; 设置帧格式: 8 个数据位, 2 个停止位
    ldi    r16, (1<<URSEL)|(1<<USBS)|(3<<UCSZ0)
    out    UCSRC,r16
    ret

```

C 代码例程⁽¹⁾

```

void USART_Init( unsigned int baud )
{
    /* 设置波特率*/
    UBRRH = (unsigned char)(baud>>8);
    UBRRH = (unsigned char)baud;
    /* 接收器与发送器使能*/
    UCSRB = (1<<RXEN)|(1<<TXEN);
    /* 设置帧格式: 8 个数据位, 2 个停止位*/
    UCSRC = (1<<URSEL)|(1<<USBS)|(3<<UCSZ0);
}

```

Note: 1. 本代码假定已经包含了合适的头文件

更高级的初始化程序可将帧格式作为参数、禁止中断等等。然而许多应用程序使用固定的波特率与控制寄存器。此时初始化代码可以直接放在主程序中，或与其它 I/O 模块的初始化代码组合到一起。

数据发送 - USART 发送器

置位 UCSRB 寄存器的发送允许位 TXEN 将使能 USART 的数据发送。使能后 TxD 引脚的通用 I/O 功能即被 USART 功能所取代，成为发送器的串行输出引脚。发送数据之前要设置好波特率、工作模式与帧结构。如果使用同步发送模式，施加于 XCK 引脚上的时钟信号即为数据发送的时钟。

发送 5 到 8 位数据位的帧

将需要发送的数据加载到发送寄存器将启动数据发送。加载过程即为 CPU 对 UDR 寄存器的写操作。当移位寄存器可以发送新一帧数据时，缓冲的数据将转移到移位寄存器。当移位寄存器处于空闲状态 (没有正在进行的数据传输)，或前一帧数据的最后一个停止位传送结束，它将加载新的数据。一旦移位寄存器加载了新的数据，就会按照设定的波特率完成数据的发送。

以下程序给出一个对 UDRE 标志采用轮询方式发送数据的例子。当发送的数据少于 8 位时，写入 UDR 相应位置的高几位将被忽略。当然，执行本段代码之前首先要初始化 USART。在汇编代码中要发送的数据存放于 R16 寄存器中。

汇编代码例程⁽¹⁾

```

USART_Transmit:
    ; 等待发送缓冲器为空
    sbis UCSRA,UDRE
    rjmp USART_Transmit
    ; 将数据放入缓冲器，发送数据
    out UDR,r16
    ret
    
```

C 代码例程⁽¹⁾

```

void USART_Transmit( unsigned char data )
{
    /* 等待发送缓冲器为空 */
    while ( !( UCSRA & (1<<UDRE)) )
        ;
    /* 将数据放入缓冲器，发送数据 */
    UDR = data;
}
    
```

Note: 1. 本代码假定已经包含了合适的头文件

这个程序只是在载入新的要发送的数据前，通过检测 UDRE 标志等待发送缓冲器为空。如果使用了数据寄存器空中断，则数据写入缓冲器的操作在中断程序中进行。

www.BDTIC.com/ATMEL

发送 9 位数据位的帧

如果发送 9 位数据的数据帧 (UCSZ = 7), 应先将数据的第 9 位写入寄存器 UCSRB 的 TXB8, 然后再将低 8 位数据写入发送数据寄存器 UDR。以下程序给出发送 9 位数据的数据帧例子。在汇编代码中要发送的数据存放在 R17:R16 寄存器中。

汇编代码例程⁽¹⁾

```

USART_Transmit:
    ; 等待发送缓冲器为空
    sbis UCSRA, UDRE
    rjmp USART_Transmit
    ; 将第 9 位从 r17 中复制到 TXB8
    cbi UCSRB, TXB8
    sbrc r17, 0
    sbi UCSRB, TXB8
    ; 将低 8 位数据放入缓冲器, 发送数据
    out UDR, r16
    ret

```

C 代码例程⁽¹⁾

```

void USART_Transmit( unsigned int data )
{
    /* 等待发送缓冲器为空 */
    while ( !( UCSRA & (1<<UDRE)) )
        ;
    /* 将第 9 位复制到 TXB8 */
    UCSRB &= ~(1<<TXB8);
    if ( data & 0x0100 )
        UCSRB |= (1<<TXB8)
    /* 将数据放入缓冲器, 发送数据 */
    UDR = data;
}

```

Note: 1. 这些函数均为通用函数。如果 UCSRB 的内容在应用中是固定的, 函数可以进一步优化。例如, 初始化后只使用 UCSRB 寄存器的 TXB8 位。

第 9 位数据在多机通信中用于表示地址帧, 在同步通信中可以用于协议处理。

传送标志位与中断

USART 发送器有两个标志位: USART 数据寄存器空标志 UDRE 及传输结束标志 TXC, 两个标志位都可以产生中断。

数据寄存器空 UDRE 标志位表示发送缓冲器是否可以接受一个新的数据。该位在发送缓冲器空时被置 "1"; 当发送缓冲器包含需要发送的数据时清零。为与将来的器件兼容, 写 UCSRA 寄存器时该位要写 "0"。

当 UCSRB 寄存器中的数据寄存器空中断使能位 UDRIE 为 "1" 时, 只要 UDRE 被置位 (且全局中断使能), 就将产生 USART 数据寄存器空中断请求。对寄存器 UDR 执行写操作将清零 UDRE。当采用中断方式的传输数据时, 在数据寄存器空中断服务程序中必须写一个新的数据到 UDR 以清零 UDRE; 或者是禁止数据寄存器空中断。否则一旦该中断程序结束, 一个新的中断将再次产生。

当整个数据帧移出发送移位寄存器, 同时发送缓冲器中又没有新的数据时, 发送结束标志 TXC 置位。TXC 在传送结束中断执行时自动清零, 也可在该位写 "1" 来清零。TXC 标志位对于采用如 RS-485 标准的半双工通信接口十分有用。在这些应用里, 一旦传送完毕, 应用程序必须释放通信总线并进入接收状态。

www.BDTIC.com/ATMEL

当 UCSRB 上的发送结束中断使能位 TXCIE 与全局中断使能位均被置为 "1" 时，随着 TXC 标志位的置位，USART 发送结束中断将被执行。一旦进入中断服务程序，TXC 标志位即被自动清零，中断处理程序不必执行 TXC 清零操作。

奇偶校验产生电路

奇偶校验产生电路为串行数据帧生成相应的校验位。校验位使能 (UPM1 = 1) 时，发送控制逻辑电路会在数据的最后一位与第一个停止位之间插入奇偶校验位。

禁用发送器

TXEN 清零后，只有等到所有的数据发送完成后发送器才能够真正禁止，即发送移位寄存器与发送缓冲寄存器中没有要传送的数据。发送器禁止后，TxD 引脚恢复其通用 I/O 功能。

www.BDTIC.com/ATMEL

数据接收 - USART 接收器

置位 UCSRB 寄存器的接收允许位 (RXEN) 即可启动 USART 接收器。接收器使能后 RxD 的普通引脚功能被 USART 功能所取代，成为接收器的串行输入口。进行数据接收之前首先要设置好波特率、操作模式及帧格式。如果使用同步操作，XCK 引脚上的时钟被用为传输时钟。

以 5 到 8 个数据位的方式接收数据帧

一旦接收器检测到一个有效的起始位，便开始接收数据。起始位后的每一位数据都将以前所设定的波特率或 XCK 时钟进行接收，直到收到一帧数据的第一个停止位。接收到的数据被送入接收移位寄存器。第二个停止位会被接收器忽略。接收到第一个停止位后，接收移位寄存器就包含了一个完整的数据帧。这时移位寄存器中的内容将被转移到接收缓冲器中。通过读取 UDR 就可以获得接收缓冲器的内容。

以下程序给出一个对 RXC 标志采用轮询方式接收数据的例子。当数据帧少于 8 位时，从 UDR 读取的相应的高几位为 0。当然，执行本段代码之前首先要初始化 USART。

汇编代码例程⁽¹⁾

```

USART_Receive:
    ; 等待接收数据
    sbis UCSRA, RXC
    rjmp USART_Receive
    ; 从缓冲器中获取并返回数据
    in    r16, UDR
    ret

```

C 代码例程⁽¹⁾

```

unsigned char USART_Receive( void )
{
    /* 等待接收数据 */
    while ( ! UCSRA & (1 < RXC) )
        ;
    /* 从缓冲器中获取并返回数据 */
    return UDR;
}

```

www.BDTIC.com/ATMEL

Note: 1. 本代码假定已经包含了相应的头文件

在读缓冲器并返回之前，函数通过检查 RXC 标志来等待数据送入接收缓冲器。

以 9 个数据位的方式接收帧

如果设定了 9 位数据的数据帧 (UCSZ=7)，在从 UDR 读取低 8 位之前必须首先读取寄存器 UCSRB 的 RXB8 以获得第 9 位数据。这个规则同样适用于状态标志位 FE、DOR 及 UPE。状态通过读取 UCSRA 获得，数据通过 UDR 获得。读取 UDR 存储单元会改变接收缓冲器 FIFO 的状态，进而改变同样存储在 FIFO 中的 TXB8、FE、DOR 及 UPE 位。

接下来的代码示例展示了一个简单的 USART 接收函数，说明如何处理 9 位数据及状态位。

汇编代码例程⁽¹⁾

```

USART_Receive:
    ; 等待接收数据
    sbis UCSRA, RXC
    rjmp USART_Receive
    ; 从缓冲器中获得状态、第9位及数据
    in    r18, UCSRA
    in    r17, UCSRB
    in    r16, UDR
    ; 如果出错, 返回-1
    andi r18, (1<<FE)|(1<<DOR)|(1<<PE)
    breq USART_ReceiveNoError
    ldi   r17, HIGH(-1)
    ldi   r16, LOW(-1)
USART_ReceiveNoError:
    ; 过滤第9位数据, 然后返回
    lsr   r17
    andi r17, 0x01
    ret
    
```

C 代码例程⁽¹⁾

```

unsigned int USART_Receive( void )
{
    unsigned char status, resh, resl;
    /* 等待接收数据 */
    while ( !(UCSRA & (1<<RXC)) )
        ;
    /* 从缓冲器中获得状态、第9位及数据 */
    /* from buffer */
    status = UCSRA;
    resh = UCSRB;
    resl = UDR;
    /* 如果出错, 返回-1 */
    if ( status & (1<<FE)|(1<<DOR)|(1<<PE) )
        return -1;
    /* 过滤第9位数据, 然后返回 */
    resh = (resh >> 1) & 0x01;
    return ((resh << 8) | resl);
}
    
```

Note: 1. 本代码假定已经包含了相应的头文件

上述例子在进行任何计算之前将所有的 I/O 寄存器的内容读到寄存器文件中。这种方法优化了对接收缓冲器的利用。它尽可能早地释放了缓冲器以接收新的数据。

接收结束标志及中断

USART 接收器有一个标志用来指明接收器的状态。

接收结束标志 (RXC) 用来说明接收缓冲器中是否有未读出的数据。当接收缓冲器中有未读出的数据时, 此位为 1, 当接收缓冲器空时为 0(即不包含未读出的数据)。如果接收器被禁止 (RXEN = 0), 接收缓冲器会被刷新, 从而使 RXC 清零。

置位 UCSRB 的接收结束中断使能位 (RXCIE) 后，只要 RXC 标志置位 (且全局中断只能) 就会产生 USART 接收结束中断。使用中断方式进行数据接收时，数据接收结束中断服务程序必须从 UDR 读取数据以清 RXC 标志，否则只要中断处理程序一结束，一个新的中断就会产生。

接收器错误标志

USART 接收器有三个错误标志：帧错误 (FE)、数据溢出 (DOR) 及奇偶校验错 (UPE)。它们都位于寄存器 UCSRA。错误标志与数据帧一起保存在接收缓冲器中。由于读取 UDR 会改变缓冲器，UCSRA 的内容必须在读接收缓冲器 (UDR) 之前读入。错误标志的另一个同一性是它们都不能通过软件写操作来修改。但是为了保证与将来产品的兼容性，对执行写操作是必须对这些错误标志所在的位置写 "0"。所有的错误标志都不能产生中断。

帧错误标志 (FE) 表明了存储在接收缓冲器中的下一个可读帧的第一个停止位的状态。停止位正确 (为 1) 则 FE 标志为 0，否则 FE 标志为 1。这个标志可用于检测同步丢失、传输中断，也可用于协议处理。UCSRC 中 USBS 位的设置不影响 FE 标志位，因为除了第一位，接收器忽略所有其他的停止位。为了与以后的器件相兼容，写 UCSRA 时这一位必须置 0。

数据溢出标志 (DOR) 表明由于接收缓冲器满造成了数据丢失。当接收缓冲器满 (包含了两个数据)，接收移位寄存器又有数据，若此时检测到一个新的起始位，数据溢出就产生了。DOR 标志位置位即表明在最近一次读取 UDR 和下一次读取 UDR 之间丢失了一个或更多的数据帧。为了与以后的器件相兼容，写 UCSRA 时这一位必须置 0。当数据帧成功地从移位寄存器转入接收缓冲器后，DOR 标志被清零。

奇偶校验错标志 (UPE) 指出，接收缓冲器中的下一帧数据在接收时有奇偶错误。如果不使能奇偶校验，那么 UPE 位应清零。为了与以后的器件相兼容，写 UCSRA 时这一位必须置 0。细节请参照 P130“校验位的计算”与 P138“奇偶校验器”。

www.BDTIC.com/ATMEL

奇偶校验器

奇偶校验模式位UPM1置位将启动奇偶校验器。校验的模式(偶校验还是奇校验)由UPM0确定。奇偶校验使能后,校验器将计算输入数据的奇偶并把结果与数据帧的奇偶位进行比较。校验结果将与数据和停止位一起存储在接收缓冲器中。这样就可以通过读取奇偶校验错误标志位(UPE)来检查接收的帧中是否有奇偶错误。

如果下一个从接收缓冲器中读出的数据有奇偶错误,并且奇偶校验使能(UPM1 = 1),则UPE置位。直到接收缓冲器(UDR)被读取,这一位一直有效。

禁用接收器

与发送器对比,禁止接收器即刻起作用。正在接收的数据将丢失。禁止接收器(RXEN清零)后,接收器将不再占用RxD引脚;接收缓冲器FIFO也会被刷新。缓冲器中的数据将丢失。

刷新接收缓冲器

禁止接收器时缓冲器FIFO被刷新,缓冲器被清空。导致未读出的数据丢失。如果由于出错而必须在正常操作下刷新缓冲器,则需要一直读取UDR直到RXC标志清零。下面的代码展示了如何刷新接收缓冲器。

汇编代码例程⁽¹⁾

```

USART_Flush:
    sbis UCSRA, RXC
    ret
    in    r16, UDR
    rjmp USART_Flush
    
```

C 代码例程⁽¹⁾

```

void USART_Flush( void )
{
    unsigned char dummy;
    while ( UCSRA & (1<<RXC) ) dummy = UDR;
}
    
```

www.BDTIC.com/ATMEL

Note: 1. 本代码假定已经包含了相应的头文件


异步数据接收

USART 有一个时钟恢复单元和数据恢复单元用来处理异步数据接收。时钟恢复逻辑用于同步从 RxD 引脚输入的异步串行数据和内部的波特率时钟。数据恢复逻辑采集数据,并通过一低通滤波器过滤所输入的每一位数据,从而提高接收器的抗干扰性能。异步接收的工作范围依赖于内部波特率时钟的精度、帧输入的速率及一帧所包含的位数。

异步时钟恢复

时钟恢复逻辑将输入的串行数据帧与内部时钟同步起来。Figure 68 展示了对输入数据帧起始位的采样过程。普通工作模式下采样率是波特率的 16 倍，倍速工作模式下则为波特率的 8 倍。水平箭头表示由于采样而造成的同步的变化。使用倍速模式 (U2X = 1) 时同步变化时间更长。RxD 线空闲 (即没有任何通讯活动) 时, 采样值为 0。

Figure 68. 起始位采样




当时钟恢复电路检测到 RxD 线上一个由高 (空闲) 到低 (开始) 的电平跳变时, 起始位检测序列即被启动。如图所示, 我们用采样 1 表示第一个 0 采样。然后, 时钟恢复逻辑用采样 8、9、10 (普通模式), 或采样 4、5、6 (倍速模式), 来判断是否接收到一个正确的起始位。如果这三个采样中的两个或更多个是逻辑高电平 (多数表决), 起始位会被视为毛刺噪声而被拒绝接受, 接收器等待下一个由高到低的电平转换。如果检测到一个有效的起始位, 时钟恢复逻辑即被同步并开始接收数据。每一个起始位都会引发同样的同步过程。

异步数据恢复

接收时钟与起始位同步之后, 数据恢复工作可开始了。数据恢复单元使用一个状态机来接收每一个数据位。这个状态机在普通模式下具有 16 个状态, 在倍速模式下具有 8 个状态。Figure 69 演示了对数据位和奇偶位的采样。每个采样点都被赋予了一个数字, 这个数字等于数据恢复单元当前的状态序号。

www.BDTIC.com/ATMEL


Figure 69. 数据及校验位的采样



确定接收到的数据位的逻辑电平的方法为多数表决法。表决对象即为三个在数据位中心获得的采样。为了强调这些采样, 图中采样序号被包含小方框中。多数表决是这样工作的: 如果有 2 个或所有 3 个采样值都是高电平, 那么接收位就为逻辑 1。如果 2 个或所有 3 个采样值都是低电平, 那么接收位就被为逻辑 0。对从 RxD 引脚输入的信号来说, 多数表决的作用就象是一个低通滤波。数据恢复过程重复进行, 直到接收到一个完整的数据帧。其中也包含了第一个停止位。接收器将忽略其他的停止位。

Figure 70 说明了停止位的采样, 以及下一帧信号起始位最早可能出现的情况。

Figure 70. 停止位及下一个起始位采样



多数表决对停止位同样有效。若停止位为逻辑 0，那么帧错误标志 FE 置位。

如果电平再一次出现了从高到低的跳变，说明紧接着上一个数据帧来了新的数据帧。在普通模式中，第一个低电平的采样点可以发生在 Figure 70 的 A 点。在倍速工作模式下第一个低电平采样点必须延迟到 B 点，C 点则为完整停止位的结束位置。对起始位的及早检测将影响接收器的工作范围。

异步工作范围

接收器的工作范围取决于接收到的数据速率及内部波特率之间的不匹配程度。如果发送器以过快或过慢的比特率传输数据帧，或者接收器内部产生的波特率没有相同的频率（见 Table 61），那么接收器就无法与起始位同步。

下面的公式可用来计算数据输入速率与内部接收器波特率的比值：

$$R_{slow} = \frac{(D+1)S}{S-1+D \cdot S+S_f} \qquad R_{fast} = \frac{(D+2)S}{(D+1)S+S_M}$$

www.BDTIC.com/ATMEL
 S_M 用于多数表决的中间采样序号。普通模式下 $S_M = 9$ ，倍速模式下 $S_M = 5$
 R_{slow} 是可接受的、最慢的数据输入速率与接收器波特率的比值； R_{fast} 是可接受的、最快的数据输入速率与接收器波特率的比值。

Table 61 和 Table 62 列出了容许的最大接收器波特率误差。需要注意的是，普通模式下波特率允许有更大的变化范围。

Table 61. 普通模式下推荐的最大接收器波特率误差范围 (U2X = 0)

D # (数据 + 校验位)	R _{slow} %	R _{fast} %	最大的总误差 (%)	推荐的最大接收器误差 (%)
5	93.20	106.67	+6.67/-6.8	± 3.0
6	94.12	105.79	+5.79/-5.88	± 2.5
7	94.81	105.11	+5.11/-5.19	± 2.0
8	95.36	104.58	+4.58/-4.54	± 2.0
9	95.81	104.14	+4.14/-4.19	± 1.5
10	96.17	103.78	+3.78/-3.83	± 1.5

Table 62. 倍速率模式下推荐的最大接收器波特率误差范围 (U2X = 1)

D # 数据 + 校验位	R _{slow} (%)	R _{fast} (%)	最大的总误差 (%)	推荐的最大接收器误差 (%)
5	94.12	105.66	+5.66/-5.88	± 2.5
6	94.92	104.92	+4.92/-5.08	± 2.0
7	95.52	104.35	+4.32/-4.48	± 1.5
8	96.00	103.90	+3.90/-4.00	± 1.5
9	96.39	103.53	+3.53/-3.61	± 1.5
10	96.70	103.23	+3.23/-3.30	± 1.0

www.BDTIC.com/ATMEL 上述推荐的最大接收波特率误差是在假定接收器和发送器对最大总误差具有同等贡献的前提下得出的。

产生接收器波特率误差的可能原因有两个。首先，接收器系统时钟 (XTAL) 的稳定性于电压范围及工作温度有关。使用晶振来产生系统时钟时一般不会有此问题，但对于谐振器而言，根据谐振器不同的误差容限，系统时钟可能有超过 2% 的偏差。第二个误差的原因就好控制多了。波特率发生器不一定能够通过分频得到恰好的波特率。此时可以调整 UBRR 值，使得误差低至可以接受。

多处理器通讯模式

置位 UCSRA 的多处理器通信模式位 (MPCM) 可以对 USART 接收器接收到的数据帧进行过滤。那些没有地址信息的帧将被忽略，也不会存入接收缓冲器。在一个多处理器系统中，处理器通过同样的串行总线进行通信，这种过滤有效的减少了需要 CPU 处理的数据帧的数量。MPCM 位的设置不影响发送器的工作，但在使用多处理器通信模式的系统中，它的使用方法会有所不同。

如果接收器所接收的数据帧长度为 5 到 8 位，那么第一个停止位表示这一帧包含的是数据还是地址信息。如果接收器所接收的数据帧长度为 9 位，那么由第 9 位 (RXB8) 来确定是数据还是地址信息。如果确定帧类型的位 (第一个停止位或第 9 个数据位) 为 1，那么这是地址帧，否则为数据帧。

在多处理器通信模式下，多个从处理器可以从一个主处理器接收数据。首先要通过解码地址帧来确定所寻址的是哪一个处理器。如果寻址到某一个处理器，它将正常接收后续的数据，而其他的从处理器会忽略这些帧直到接收到另一个地址帧。

使用 MPCM

对于一个作为主机的处理器来说，它可以使用 9 位数据帧格式 (UCSZ = 7)。如果传输的是一个地址帧 (TXB8 = 1) 就将第 9 位 (TXB8) 置 1，如果是一个数据帧 (TXB = 0) 就将它清零。在这种帧格式下，从处理器必须工作于 9 位数据帧格式。

下面即为在多处理器通信模式下进行数据交换的步骤：

1. 所有从处理器都工作在多处理器通信模式 (UCSRA 寄存器的 MPCM 置位)。
2. 主处理器发送地址帧后，所有从处理器都会接收并读取此帧。从处理器 UCSRA 寄存器的 RXC 正常置位。
3. 每一个从处理器都会读取 UDR 寄存器的内容已确定自己是否被选中。如果选中，就清零 UCSRA 的 MPCM 位，否则它将等待下一个地址字节的到来，并保持 MPCM 为 1。
4. 被寻址的从处理器将接收所有的数据帧，直到收到一个新的地址帧。而那些保持 MPCM 位为 1 的从处理器将忽略这些数据。
5. 被寻址的处理器接收到最后一个数据帧后，它将置位 MPCM，并等待主处理器发送下一个地址帧。然后第 2 步之后的步骤重复进行。

使用 5 至 8 比特的帧格式是可以的，但是不实际，因为接收器必须在使用 n 和 n+1 帧格式之间进行切换。由于接收器和发送器使用相同的字符长度设置，这种设置使得全双工操作变得很困难。如果使用 5 至 8 比特的帧格式，发送器应该设置两个停止位 (USBS = 1)，其中的第一个停止位被用于判断帧类型。

不要使用读 - 修改 - 写指令 (SBI 和 CBI) 来操作 MPCM 位。MPCM 和 TXC 标志使用相同的 I/O 单元，使用 SBI 或 CBI 指令可能会不小心将它清零。

www.BDTIC.com/ATMEL

访问 UBRRH/ UCSRC 寄存器

UBRRH 与寄存器 UCSRC 共用 I/O 地址。因此访问该地址时需注意以下问题。

写访问

当在该地址执行写访问时，USART 寄存器选择位 (URSEL) 控制被写入的寄存器。若 URSEL 为 0，对 UBRRH 值更新；若 URSEL 为 1，对 UCSRC 设置更新。

下面代码给出如何访问这两个寄存器。

汇编代码例程⁽¹⁾

```

...
; 设置UBRRH 为2
ldi r16,0x02
out UBRRH,r16
...
; 设置USBS 与UCSZ1 位为1 , 且其余位为0
ldi r16,(1<<URSEL)|(1<<USBS)|(1<<UCSZ1)
out UCSRC,r16
...

```

C 代码例程⁽¹⁾

```

...
/* 设置UBRRH 为2*/
UBRRH = 0x02;
...
/* 设置USBS 与UCSZ1 位为1 , 且其余位为0*/
UCSRC = (1<<URSEL)|(1<<USBS)|(1<<UCSZ1);
...

```

www.BDTIC.com/ATMEL

Note: 1. 本代码假定已经包含了相应的头文件

如例中所示，对两寄存器的写访问不影响共用 I/O 地址。

读访问

对 UBRRH 或 UCSRC 寄存器的读访问则较为复杂。但在大多数应用中，基本不需要读这些寄存器。

读访问由时序控制。一旦返回 UBRRH 寄存器内容则读 I/O 地址。若寄存器地址在前一个系统时钟周期中读入，当前时钟下对寄存器的读入将返回 UCSRC 内容中。注意，读 UCSRC 的时钟序列为自动工作。在读操作中的中断（例如禁止全局中断）必须人为控制。

下面代码给出如何读 UCSRC 寄存器内容。

汇编代码例程⁽¹⁾

```

USART_ReadUCSRC:
    ; 读UCSRC
    in  r16,UBRRH
    in  r16,UCSRC
    ret
    
```

C 代码例程⁽¹⁾

```

unsigned char USART_ReadUCSRC( void )
{
    unsigned char ucsrc;
    /* 读UCSRC */
    ucsrc = UBRRH;
    ucsrc = UCSRC;
    return ucsrc;
}
    
```

Note: 1. 本代码假定已经包含了相应的头文件

汇编代码在 r16 中返回 UCSRC 值

对 UBRRH 内容的读操作不是自动完成，且当前一条指令没有访问该寄存器地址时，该寄存器作为普通寄存器使用。

www.BDTIC.com/ATMEL

USART 寄存器说明

USART I/O 数据寄存器 - UDR

Bit	7	6	5	4	3	2	1	0	
	RXB[7:0]								UDR (读)
	TXB[7:0]								UDR (写)
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

USART 发送数据缓冲寄存器和 USART 接收数据缓冲寄存器共享相同的 I/O 地址，称为 USART 数据寄存器或 UDR。将数据写入 UDR 时实际操作的是发送数据缓冲寄存器 (TXB)，读 UDR 时实际返回的是接收数据缓冲寄存器 (RXB) 的内容。

在 5、6、7 比特字长模式下，未使用的高位被发送器忽略，而接收器则将它们设置为 0。

只有当 UCSRA 寄存器的 UDRE 标志置位后才可以对发送缓冲器进行写操作。如果 UDRE 没有置位，那么写入 UDR 的数据会被 USART 发送器忽略。当数据写入发送缓冲器后，若移位寄存器为空，发送器将把数据加载到发送移位寄存器。然后数据串行地从 TxD 引脚输出。

接收缓冲器包括一个两级 FIFO，一旦接收缓冲器被寻址 FIFO 就会改变它的状态。因此不要对这一存储单元使用读 - 修改 - 写指令 (SBI 和 CBI)。使用位查询指令 (SBIC 和 SBIS) 时也要小心，因为这也有可能改变 FIFO 的状态。

USART 控制和状态寄存器 A - UCSRA

Bit	7	6	5	4	3	2	1	0	
	RXC	TXC	UDRE	FE	DOR	PE	U2X	MPCM	UCSRA
读 / 写	R	R/W	R	R	R	R	R/W	R/W	
初始值	0	0	1	0	0	0	0	0	

www.BDTIC.com/ATMEL

• Bit 7 – RXC: USART 接收结束

接收缓冲器中有未读出的数据时 RXC 置位，否则清零。接收器禁止时，接收缓冲器被刷新，导致 RXC 清零。RXC 标志可用来产生接收结束中断 (见对 RXCIE 位的描述)。

• Bit 6 – TXC: USART 发送结束

发送移位缓冲器中的数据被送出，且当发送缓冲器 (UDR) 为空时 TXC 置位。执行发送结束中断时 TXC 标志自动清零，也可以通过写 1 进行清除操作。TXC 标志可用来产生发送结束中断 (见对 TXCIE 位的描述)。

• Bit 5 – UDRE: USART 数据寄存器空

UDRE 标志指出发送缓冲器 (UDR) 是否准备好接收新数据。UDRE 为 1 说明缓冲器为空，已准备好进行数据接收。UDRE 标志可用来产生数据寄存器空中断 (见对 UDRIE 位的描述)。

复位后 UDRE 置位，表明发送器已经就绪。

• Bit 4 – FE: 帧错误

如果接收缓冲器接收到的下一个字符有帧错误，即接收缓冲器中的下一个字符的第一个停止位为 0，那么 FE 置位。这一位一直有效直到接收缓冲器 (UDR) 被读取。当接收到的停止位为 1 时，FE 标志为 0。对 UCSRA 进行写入时，这一位要写 0。

• Bit 3 – DOR: 数据溢出

数据溢出时 DOR 置位。当接收缓冲器满 (包含了两个数据)，接收移位寄存器又有数据，若此时检测到一个新的起始位，数据溢出就产生了。这一位一直有效直到接收缓冲器 (UDR) 被读取。对 UCSRA 进行写入时，这一位要写 0。

• Bit 2 – PE: 奇偶校验错误

当奇偶校验使能 (UPM1 = 1)，且接收缓冲器中所接收到的下一个字符有奇偶校验错误时 UPE 置位。这一位一直有效直到接收缓冲器 (UDR) 被读取。对 UCSRA 进行写入时，这一位要写 0。

• **Bit 1 – U2X: 倍速发送**

这一位仅对异步操作有影响。使用同步操作时将此位清零。

此位置 1 可将波特率分频因子从 16 降到 8，从而有效的将异步通信模式的传输速率加倍。

• **Bit 0 – MPCM: 多处理器通信模式**

设置此位将启动多处理器通信模式。MPCM 置位后，USART 接收器接收到的那些不包含地址信息的输入帧都将被忽略。发送器不受 MPCM 设置的影响。详细信息请参考 P141“多处理器通讯模式”。

USART 控制和状态寄存器 B - UCSRB

Bit	7	6	5	4	3	2	1	0	
	RXCIE	TXCIE	UDRIE	RXEN	TXEN	UCSZ2	RXB8	TXB8	UCSRB
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
初始值	0	0	0	0	0	0	0	0	

• **Bit 7 – RXCIE: 接收结束中断使能**

置位后使能 RXC 中断。当 RXCIE 为 1，全局中断标志位 SREG 置位，UCSRA 寄存器的 RXC 亦为 1 时可以产生 USART 接收结束中断。

• **Bit 6 – TXCIE: 发送结束中断使能**

置位后使能 TXC 中断。当 TXCIE 为 1，全局中断标志位 SREG 置位，UCSRA 寄存器的 TXC 亦为 1 时可以产生 USART 发送结束中断。

• **Bit 5 – UDRIE: USART 数据寄存器空中断使能**

置位后使能 UDRE 中断。当 UDRIE 为 1，全局中断标志位 SREG 置位，UCSRA 寄存器的 UDRE 亦为 1 时可以产生 USART 数据寄存器空中断。

• **Bit 4 – RXEN: 接收使能**

置位后将启动 USART 接收器。RxD 引脚的通用端口功能被 USART 功能所取代。禁止接收器将刷新接收缓冲器，并使 FE、DOR 及 PE 标志无效。

• **Bit 3 – TXEN: 发送使能**

置位后将启动 USART 发送器。TxD 引脚的通用端口功能被 USART 功能所取代。TXEN 清零后，只有等到所有的数据发送完成后发送器才能够真正禁止，即发送移位寄存器与发送缓冲寄存器中没有要传送的数据。发送器禁止后，TxD 引脚恢复其通用 I/O 功能。

• **Bit 2 – UCSZ2: 字符长度**

UCSZ2 与 UCSRC 寄存器的 UCSZ1:0 结合在一起可以设置数据帧所包含的数据位数 (字符长度)。

• **Bit 1 – RXB8: 发送数据位 8**

对 9 位串行帧进行操作时，RXB8 是第 9 个数据位。读取 UDR 包含的低位数据之前首先要读取 RXB8。

• **Bit 0 – TXB8: 发送数据位 8**

对 9 位串行帧进行操作时，TXB8 是第 9 个数据位。写 UDR 之前首先要对它进行写操作。

USART 控制和状态寄存器 C - UCSRC

Bit	7	6	5	4	3	2	1	0	
	URSEL	UMSEL	UPM1	UPM0	USBS	UCSZ1	UCSZ0	UCPOL	UCSRC
读 / 写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	1	0	0	0	0	1	1	0	

UCSRC 寄存器与 UBRRH 寄存器共用相同的 I/O 地址。对该寄存器的访问，请参见 P143“访问 UBRRH/UCSRC 寄存器”。

- **Bit 7 – URSEL: 寄存器选择**

通过该位选择访问 UCSRC 寄存器或 UBRRH 寄存器。当读 UCSRC 时，该位为 1；当写 UCSRC 时，URSEL 为 1。

- **Bit 6 – UMSEL: USART 模式选择**

通过这一位来选择同步或异步工作模式。

Table 63. UMSEL 位设置

UMSEL	模式
0	异步操作
1	同步操作

- **Bit 5:4 – UPM1:0: 奇偶校验模式**

这两位设置奇偶校验的模式并使能奇偶校验。如果使能了奇偶校验，那么在发送数据，发送器都会自动产生并发送奇偶校验位。对每一个接收到的数据，接收器都会产生一奇偶值，并与 UPM0 所设置的值进行比较。如果不匹配，那么就将 UCSRA 中的 PE 置位。

www.BDTIC.com/ATMEL

Table 64. UPM 位设置

UPM1	UPM0	校验模式
0	0	禁止
0	1	保留
1	0	偶校验
1	1	奇校验

• **Bit 3 – USBS: 停止位选择**

通过这一位可以设置停止位的位数。接收器忽略这一位的设置。

Table 65. USBS 位设置

USBS	停止位位数
0	1 位
1	2 位

• **Bit 2:1 – UCSZ1:0: 字符长度**

UCSZ1:0与UCSRB寄存器的 UCSZ2结合在一起可以设置数据帧包含的数据位数(字符长度)。

Table 66. UCSZ 位设置

UCSZ2	UCSZ1	UCSZ0	字符长度
0	0	0	5 位
0	0	1	6 位
0	1	0	7 位
0	1	1	8 位
1	0	0	保留
1	0	1	保留
1	1	0	保留
1	1	1	9 位

• **Bit 0 – UCPOL: 时钟极性**

这一位仅用于同步工作模式。使用异步模式时，将这一位清零。UCPOL 设置了输出数据的改变和输入数据采样，以及同步时钟 XCK 之间的关系。

Table 67. UCPOL 位设置

UCPOL	发送数据的改变 (TxD 引脚的输出)	接收数据的采样 (RxD 引脚的输入)
0	XCK 上升沿	XCK 下降沿
1	XCK 下降沿	XCK 上升沿

www.BDTIC.com/ATMEL

USART 波特率寄存器 - UBRRL 和 UBRRH

Bit	15	14	13	12	11	10	9	8	
	URSEL	-	-	-	UBRR[11:8]				UBRRH
	UBRR[7:0]							UBRRL	
	7	6	5	4	3	2	1	0	
读 / 写	R/W	R	R	R	R/W	R/W	R/W	R/W	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	
	0	0	0	0	0	0	0	0	

UCSRC 寄存器与 UBRRH 寄存器共用相同的 I/O 地址。对该寄存器的访问，请参见 P143“访问 UBRRH/UCSRC 寄存器”。

- **Bit 15 – URSEL: 寄存器选择**

通过该位选择访问 UCSRC 寄存器或 UBRRH 寄存器。当读 UBRRH 时，该位为 0；当写 UBRRH 时，URSEL 为 0。

- **Bit 14:12 – 保留位**

保留位，对其写入“0”。

- **Bit 11:0 – UBRR11:0: USART 波特率寄存器**

这个 12 位的寄存器包含了 USART 的波特率信息。其中 UBRRH 包含了 USART 波特率高 4 位，UBRRL 包含了低 8 位。波特率的改变将造成正在进行的数据传输受到破坏。写 UBRRL 将立即更新波特率分频器。

波特率设置的例子

对标准晶振及谐振器频率来说，异步模式下最常用的波特率可通过 Table 68 中 UBRR 的设置来产生。表中的粗体数据表示由此产生的波特率与目标波特率的偏差不超过 0.5%。更高的误差也是可以接受的，但发送器的抗噪性会降低，特别是在需要传输大量数据时（参看 14.4“异步工作范围”）。该差可以通过如下公式计算：

www.bdtic.com/ATMEL

$$\text{Error}[\%] = \left(\frac{\text{BaudRate}_{\text{Closest Match}}}{\text{BaudRate}} - 1 \right) \cdot 100\%$$

Table 68. 通用振荡器频率下设置 UBRR 的例子

波特率 (bps)	$f_{osc} = 1.0000 \text{ MHz}$				$f_{osc} = 1.8432 \text{ MHz}$				$f_{osc} = 2.0000 \text{ MHz}$			
	U2X = 0		U2X = 1		U2X = 0		U2X = 1		U2X = 0		U2X = 1	
	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差
2400	25	0.2%	51	0.2%	47	0.0%	95	0.0%	51	0.2%	103	0.2%
4800	12	0.2%	25	0.2%	23	0.0%	47	0.0%	25	0.2%	51	0.2%
9600	6	-7.0%	12	0.2%	11	0.0%	23	0.0%	12	0.2%	25	0.2%
14.4k	3	8.5%	8	-3.5%	7	0.0%	15	0.0%	8	-3.5%	16	2.1%
19.2k	2	8.5%	6	-7.0%	5	0.0%	11	0.0%	6	-7.0%	12	0.2%
28.8k	1	8.5%	3	8.5%	3	0.0%	7	0.0%	3	8.5%	8	-3.5%
38.4k	1	-18.6%	2	8.5%	2	0.0%	5	0.0%	2	8.5%	6	-7.0%
57.6k	0	8.5%	1	8.5%	1	0.0%	3	0.0%	1	8.5%	3	8.5%
76.8k	-	-	1	-18.6%	1	-25.0%	2	0.0%	1	-18.6%	2	8.5%
115.2k	-	-	0	8.5%	0	0.0%	1	0.0%	0	8.5%	1	8.5%
230.4k	-	-	-	-	-	-	0	0.0%	-	-	-	-
250k	-	-	-	-	-	-	-	-	-	-	0	0.0%
最大 ⁽¹⁾	62.5 kbps		125 kbps		115.2 kbps		230.4 kbps		125 kbps		250 kbps	

1. UBRR = 0, 误差 = 0.0%

www.BDTIC.com/ATMEL

Table 69. 通用振荡器频率下设置 UBRR 的例子 (续)

波特率 (bps)	$f_{osc} = 3.6864 \text{ MHz}$				$f_{osc} = 4.0000 \text{ MHz}$				$f_{osc} = 7.3728 \text{ MHz}$			
	U2X = 0		U2X = 1		U2X = 0		U2X = 1		U2X = 0		U2X = 1	
	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差
2400	95	0.0%	191	0.0%	103	0.2%	207	0.2%	191	0.0%	383	0.0%
4800	47	0.0%	95	0.0%	51	0.2%	103	0.2%	95	0.0%	191	0.0%
9600	23	0.0%	47	0.0%	25	0.2%	51	0.2%	47	0.0%	95	0.0%
14.4k	15	0.0%	31	0.0%	16	2.1%	34	-0.8%	31	0.0%	63	0.0%
19.2k	11	0.0%	23	0.0%	12	0.2%	25	0.2%	23	0.0%	47	0.0%
28.8k	7	0.0%	15	0.0%	8	-3.5%	16	2.1%	15	0.0%	31	0.0%
38.4k	5	0.0%	11	0.0%	6	-7.0%	12	0.2%	11	0.0%	23	0.0%
57.6k	3	0.0%	7	0.0%	3	8.5%	8	-3.5%	7	0.0%	15	0.0%
76.8k	2	0.0%	5	0.0%	2	8.5%	6	-7.0%	5	0.0%	11	0.0%
115.2k	1	0.0%	3	0.0%	1	8.5%	3	8.5%	3	0.0%	7	0.0%
230.4k	0	0.0%	1	0.0%	0	8.5%	1	8.5%	1	0.0%	3	0.0%
250k	0	-7.8%	1	-7.8%	0	0.0%	1	0.0%	1	-7.8%	3	-7.8%
0.5M	-	-	0	-7.8%	-	-	0	0.0%	0	-7.8%	1	-7.8%
1M	-	-	-	-	-	-	-	-	-	-	0	-7.8%
最大 ⁽¹⁾	230.4 kbps		460.8 kbps		250 kbps		0.5 Mbps		460.8 kbps		921.6 kbps	

1. UBRR = 0, 误差 = 0.0%

www.BDTIC.com/ATMEL

Table 70. 通用振荡器频率下设置 UBRR 的例子 (续)

波特率 (bps)	$f_{osc} = 8.0000 \text{ MHz}$				$f_{osc} = 11.0592 \text{ MHz}$				$f_{osc} = 14.7456 \text{ MHz}$			
	U2X = 0		U2X = 1		U2X = 0		U2X = 1		U2X = 0		U2X = 1	
	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差
2400	207	0.2%	416	-0.1%	287	0.0%	575	0.0%	383	0.0%	767	0.0%
4800	103	0.2%	207	0.2%	143	0.0%	287	0.0%	191	0.0%	383	0.0%
9600	51	0.2%	103	0.2%	71	0.0%	143	0.0%	95	0.0%	191	0.0%
14.4k	34	-0.8%	68	0.6%	47	0.0%	95	0.0%	63	0.0%	127	0.0%
19.2k	25	0.2%	51	0.2%	35	0.0%	71	0.0%	47	0.0%	95	0.0%
28.8k	16	2.1%	34	-0.8%	23	0.0%	47	0.0%	31	0.0%	63	0.0%
38.4k	12	0.2%	25	0.2%	17	0.0%	35	0.0%	23	0.0%	47	0.0%
57.6k	8	-3.5%	16	2.1%	11	0.0%	23	0.0%	15	0.0%	31	0.0%
76.8k	6	-7.0%	12	0.2%	8	0.0%	17	0.0%	11	0.0%	23	0.0%
115.2k	3	8.5%	8	-3.5%	5	0.0%	11	0.0%	7	0.0%	15	0.0%
230.4k	1	8.5%	3	8.5%	2	0.0%	5	0.0%	3	0.0%	7	0.0%
250k	1	0.0%	3	0.0%	2	-7.8%	5	-7.8%	3	-7.8%	6	5.3%
0.5M	0	0.0%	1	0.0%	-	-	2	-7.8%	1	-7.8%	3	-7.8%
1M	-	-	0	0.0%	-	-	-	-	0	-7.8%	1	-7.8%
最大 ⁽¹⁾	0.5 Mbps		1 Mbps		912 kbps		1.3824 Mbps		921.6 kbps		1.8432 Mbps	

1. UBRR = 0, 误差 = 0.0%

www.BDTIC.com/ATMEL

Table 71. 通用振荡器频率下设置 UBRR 的例子 (续)

波特率 (bps)	$f_{osc} = 16.0000 \text{ MHz}$				$f_{osc} = 18.4320 \text{ MHz}$				$f_{osc} = 20.0000 \text{ MHz}$			
	U2X = 0		U2X = 1		U2X = 0		U2X = 1		U2X = 0		U2X = 1	
	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差	UBRR	误差
2400	416	-0.1%	832	0.0%	479	0.0%	959	0.0%	520	0.0%	1041	0.0%
4800	207	0.2%	416	-0.1%	239	0.0%	479	0.0%	259	0.2%	520	0.0%
9600	103	0.2%	207	0.2%	119	0.0%	239	0.0%	129	0.2%	259	0.2%
14.4k	68	0.6%	138	-0.1%	79	0.0%	159	0.0%	86	-0.2%	173	-0.2%
19.2k	51	0.2%	103	0.2%	59	0.0%	119	0.0%	64	0.2%	129	0.2%
28.8k	34	-0.8%	68	0.6%	39	0.0%	79	0.0%	42	0.9%	86	-0.2%
38.4k	25	0.2%	51	0.2%	29	0.0%	59	0.0%	32	-1.4%	64	0.2%
57.6k	16	2.1%	34	-0.8%	19	0.0%	39	0.0%	21	-1.4%	42	0.9%
76.8k	12	0.2%	25	0.2%	14	0.0%	29	0.0%	15	1.7%	32	-1.4%
115.2k	8	-3.5%	16	2.1%	9	0.0%	19	0.0%	10	-1.4%	21	-1.4%
230.4k	3	8.5%	8	-3.5%	4	0.0%	9	0.0%	4	8.5%	10	-1.4%
250k	3	0.0%	7	0.0%	4	-7.8%	8	2.4%	4	0.0%	9	0.0%
0.5M	1	0.0%	3	0.0%	–	–	4	-7.8%	–	–	4	0.0%
1M	0	0.0%	1	0.0%	–	–	–	–	–	–	–	–
最大 ⁽¹⁾	1 Mbps		2 Mbps		1.152 Mbps		2.304 Mbps		1.15 Mbps		2.5 Mbps	


1. UBRR = 0, 误差 = 0.0%

www.BDTIC.com/ATMEL

模拟比较器

模拟比较器对正极 AIN0 的值与负极 AIN1 的值进行比较。当 AIN0 上的电压比负极 AIN1 上的电压要高时，模拟比较器的输出 ACO 即置位。比较器的输出用来触发定时器 / 计数器 1 的输入捕捉功能。此外，比较器还可触发自己专有的、独立的中断。用户可以选择比较器是以上升沿、下降沿还是交替变化的边沿来触发中断。Figure 71 为比较器及其外围逻辑电路的框图。

Figure 71. 模拟比较器框图 (1)



Note: 1. 模拟比较器的引脚分布见 P2Figure 1 及 P63Table 29

模拟比较器控制和状态寄存器 - ACSR

Bit	7	6	5	4	3	2	1	0	ACSR
	AC	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	
	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	NA	0	0	0	0	0	

• Bit 7 – ACD: 模拟比较器禁用

ACD 置位时，模拟比较器的电源被切断。可以在任何时候设置此位来关掉模拟比较器。这可以减少器件工作模式及空闲模式下的功耗。改变 ACD 位时，必须清零 ACSR 寄存器的 ACIE 位来禁止模拟比较器中断。否则 ACD 改变时可能会产生中断。

• Bit 6 – ACBG: 选择模拟比较器的能隙基准源

ACBG 置位后，模拟比较器的正极输入由能隙基准源所取代。否则，AIN0 连接到模拟比较器的正极输入。见 P46“片内基准电压”。

• Bit 5 – ACO: 模拟比较器输出

模拟比较器的输出经过同步后直接连到 ACO。同步机制引入了 1-2 个时钟周期的延时。

• Bit 4 – ACI: 模拟比较器中断标志

当比较器的输出事件触发了由 ACIS1 及 ACIS0 定义的中断模式时，ACI 置位。如果 ACIE 和 SREG 寄存器的全局中断标志 I 也置位，那么模拟比较器中断服务程序即得以执行，同时 ACI 被硬件清零。ACI 也可以通过写“1”来清零。

• Bit 3 – ACIE: 模拟比较器中断使能

当 ACIE 位被置“1”且状态寄存器中的全局中断标志 I 也被置位时，模拟比较器中断被激活。否则中断被禁止。

• Bit 2 – ACIC: 模拟比较器输入捕获使能

ACIC 置位后允许通过模拟比较器来触发 T/C1 的输入捕捉功能。此时比较器的输出被直接连接到输入捕捉的前端逻辑，从而使得比较器可以利用 T/C1 输入捕捉中断逻辑的噪声抑制器及触发沿选择功能。ACIC 为“0”时模拟比较器及输入捕捉功能之间没有任何联系。

为了使比较器可以触发 T/C1 的输入捕捉中断，定时器中断屏蔽寄存器 TIMSK 的 TICIE1 必须置位。

• **Bits 1, 0 – ACIS1, ACIS0: 模拟比较器中断模式选择**

这两位确定触发模拟比较器中断的事件。Table 72 给出了不同的设置。

Table 72. ACIS1/ACIS0 设置

ACIS1	ACIS0	中断模式
0	0	比较器输出变化即可触发中断
0	1	保留
1	0	比较器输出的下降沿产生中断
1	1	比较器输出的上升沿产生中断

需要改变 ACIS1/ACIS0 时，必须清零 ACSR 寄存器的中断使能位来禁止模拟比较器中断。否则有可能在改变这两位时产生中断。

www.BDTIC.com/ATMEL

支持引导装入程序 - 在写的同时可以读 (RWW, Read-While-Write) 的自我编程能力

Boot Loader为通过MCU本身来下载和上载程序代码提供了一个真正的同时读-写(Read-While-Write,以下简称RWW)自编程机制。这一特点使得系统可以在MCU的控制下,通过驻留于程序Flash的Boot Loader,灵活地进行应用软件升级。Boot Loader可以使用任何器件具有的数据接口和相关的协议获得代码并把代码(程序)写入Flash,或者从程序存储器读取代码。Boot Loader区的程序可以写整个Flash,包括Boot Loader区本身。因而Boot Loader可以对其自身进行修改,甚至将自己擦除。Boot Loader存储器空间的大小可以通过熔丝位进行配置。Boot Loader具有两套程序加密位,各自可以独立设置,给用户提供了选择保护级的灵活性。

特点

- RWW 自编程
- 灵活的 Boot Loader 存储区配置
- 高度的安全性 (有单独的 Boot 锁定位实现灵活的程序保护)
- 有独立的熔丝位用于选择复位向量
- 优化的页⁽¹⁾大小
- 代码优化的算法
- 有效的 RWW 支持

Note: 1. 页是Flash的组成部分,由数个字节组成(见P173Table 89),在编程过程中使用。页的组织结构不影响正常的操作。

应用程序 Flash 区以及引导程序 Flash 区

Flash由两个区构成,应用区和Boot Loader区(见Figure 73)。两个区的存储空间大小由BOOTSZ熔丝位配置,如P167Table 78和Figure 73所示。由于两个区使用不同的锁定位,所以可以具有不同的加密级别。

应用程序区

应用区是Flash用来存储应用代码的区域。应用区的保护级别通过应用Boot锁定位(Boot锁定位0)确定,详见P159Table 74。由于SPM指令在应用区执行时是无效的,所以应用区不能用来存储Boot Loader代码。

BLS - 引导程序区

应用区用来存储应用代码,而Boot Loader软件必须保存在BLS。这是因为只有在BLS运行时SPM指令才有效。SPM指令可以访问整个Flash,包括BLS本身。Boot Loader区的保护级别通过Boot Loader锁定位(Boot锁定位1)确定,详见P159Table 75。

RWW Flash 区及非 RWW Flash 区

CPU是否支持RWW,或者CPU是否在利用Boot Loader软件进行代码更新时停止,取决于被编程的是哪个地址。除了前面所述的通过BOOTSZ熔丝位配置的两个区之外,Flash还可以分成两个固定的区——同时读-写(RWW)区和非同时读-写(NRWW)区。RWW和NRWW的分界在P167Table 79和P158Figure 73给出。两个区的主要区别是:

- 对RWW区内的页进行擦除或写操作时可以读NRWW区
- 对NRWW区内的页进行擦除或写操作时,CPU停止

注意,Boot Loader软件工作时,用户软件不能读取位于RWW区内的任何代码。"RWW区"指的是被编程(擦除或写)的那个存储区,而不是利用Boot Loader软件进行代码更新过程中实际被读取的那部分。

RWW 区

如果Boot Loader软件是对RWW区内的某一页进行编程,则可以从Flash中读取代码,但只限于NRWW区内的代码。在Flash编程期间,用户软件必须保证没有对RWW区的读访问。如果用户软件在编程过程中试图读取位于RWW区的代码(如通过call/jmp/lpm指令或中断),软件可能会终止于一个未知状态。为了避免这种情况的发生,需要禁止中断或将其转移到Boot Loader区。Boot Loader总是位于NRWW存储区。只要RWW区处于不能读访问的状态,存储程序存储器控制和状态寄存器(SPMCSR)的RWW区忙标志位RWWSB置位。编程结束后,要在读取位于RWW区的代码之前通过软件清除RWWSB。具体如何清除RWWSB请参见P159“保存程序存储器控制寄存器-SPMCR”。

非 RWW 区 - NRWW

在 Boot Loader 软件更新 RWW 区的某一页时，可以读取位于 NRWW 区的代码。当 Boot Loader 代码更新 NRWW 区时，在整个页擦除或写操作过程中 CPU 被挂起。

Table 73. RWW 的特点

编程过程中 Z 指针寻址哪个区？	编程过程中可以读取哪个区？	CPU 挂起吗？	支持 RWW 吗？
RWW 区	NRWW 区	不	是
NRWW 区	无	是	不

Figure 72. RWW 与 NRWW





Figure 73. 存储器区 (1)



Note: 1. 上图中的参数在 P167Table 78 中给出。

引导程序区锁定位

如果不需要 Boot Loader 功能，则整个 Flash 都可以为应用代码所用。Boot Loader 具有两套可以独立设置的 Boot 锁定位。用户可以灵活地选择不同的代码保护方式。

用户可以选择：

- 保护整个 Flash 区，不让 MCU 进行软件升级
- 不允许 MCU 升级 Boot Loader Flash 区
- 不允许 MCU 升级应用 Flash 区
- 允许 MCU 升级整个 Flash 区

详细内容请参见 Table 74 与 Table 75。Boot 锁定位可以通过软件、串行下载或并行编程进行设置，但只能通过芯片擦除命令清除。通用的写锁定位（锁定位模式 2）不限制通过 SPM 指令对 Flash 进行编程。与此类似，通用的读/写锁定位（锁定位模式 1）也不限制通过 LPM/SPM 指令对闪存进行读/写访问。

Table 74. Boot 锁定位 0 保护模式 (应用区)⁽¹⁾

BLB0 模式	BLB02	BLB01	保护
1	1	1	允许 SPM/LPM 指令访问应用区
2	1	0	不允许 SPM 指令对应用区进行写操作
3	0	0	不允许 SPM 指令对应用区进行写操作，也不允许运行于 Boot Loader 区的 LPM 指令从应用区读取数据。若中断向量位于 Boot Loader 区，那么执行应用区代码时中断是禁止的。
4	0	1	不允许运行于 Boot Loader 区的 LPM 指令从应用区读取数据。若中断向量位于 Boot Loader 区，那么执行应用区代码时中断是禁止的。

Note: 1. “1”表示未编程，“0”表示已编程。

Table 75. Boot 锁定位 1 保护模式 (Boot Loader 区)⁽¹⁾

BLB1 模式	BLB12	BLB11	保护
1	1	1	允许 SPM/LPM 指令访问 Boot Loader 区
2	1	0	不允许 SPM 指令对 Boot Loader 区进行写操作
3	0	0	不允许 SPM 指令对 Boot Loader 区进行写操作，也不允许运行于应用区的 LPM 指令从 Boot Loader 区读取数据。若中断向量位于应用区，那么执行 Boot Loader 区代码时中断是禁止的。
4	0	1	不允许运行于应用区的 LPM 指令从 Boot Loader 区读取数据。若中断向量位于应用区，那么执行 Boot Loader 区代码时中断是禁止的。

Note: 1. “1”表示未编程，“0”表示已编程。

www.BDTIC.com/ATMEL

进入引导程序

通过跳转指令或从应用区调用的方式可以进入 Boot Loader。这些操作可以由一些触发信号启动，比如通过 USART 或 SPI 接口接收到了相关的命令。另外，可以通过编程 Boot 复位熔丝位使得复位向量指向 Boot 区的起始地址。这样，复位后 Boot Loader 立即就启动了。加载了应用代码后，程序开始执行应用代码。MCU 本身不能改变熔丝位的设置。也就是说，一旦 Boot 复位熔丝位被编程，复位向量将一直指向 Boot 区的起始地址。熔丝位只能通过串行或并行编程的方法来改变。

Table 76. Boot 复位熔丝位⁽¹⁾

BOOTRST	复位地址
1	复位向量 = 应用区复位 (地址 0x0000)
0	复位向量 = Boot Loader 复位 (见 P167 Table 78)

Note: 1. “1”意味着未编程，“0”意味着已编程。

保存程序存储器控制寄存器 - SPMCR

存储程序存储器控制器和状态寄存器包括了控制 Boot Loader 操作所需的控制位。

Bit	7	6	5	4	3	2	1	0	
	SPMIE	RWWSB	-	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	SPMCR
读 / 写	R/W	R	R	R/W	R/W	R/W	R/W	R/W	
初始值	0	0	0	0	0	0	0	0	

- Bit 7 – SPMIE: SPM 中断使能

SPMIE 置位后，如果状态寄存器的 I 位也置位，SPM 中断即被使能。只要 SPMCSR 寄存器的 SPMEN 清零，SPM 中断将被执行。

• **Bit 6 – RWWSB: RWW 区忙**

启动对 RWW 区的自编程（页擦除或页写入）操作时，RWWSB 被硬件置 1。RWWSB 置位时不能访问 RWW 区。自编程操作完成后，如果 RWWSRE 位为 1，RWWSB 位将被清除。另外，启动页加载操作将使 RWWSB 位自动清零。

• **Bit 5 – Res: 保留位**

保留位，读操作返回值为“0”。

• **Bit 4 – RWWSRE: RWW 区读使能**

RWW 区处于编程（页擦除或页写入）状态时，RWW 区的读操作（RWWSB 被硬件置“1”）将被阻塞。用户软件必须等到编程结束（SPMEN 清零）才能重新使能 RWW 区。如果 RWWSRE 位和 SPMEN 同时被写入“1”，则在紧接着的四个时钟周期内的 SPM 指令将再次使能 RWW 区。如果 Flash 忙于页擦除或页写入（SPMEN 置位），RWW 区不能被使能。如果 Flash 加载与 RWWSRE 写操作同时发生，则 Flash 加载操作终止，加载的数据亦将丢失。

• **Bit 3 – BLBSET: Boot 锁定位设置**

如果这一位和 SPMEN 同时置位，发生于紧接着的四个时钟周期内的 SPM 指令会根据 R0 中的数据设置 Boot 锁定位。R1 中的数据和 Z 指针的地址信息被忽略。锁定位设置完成，或在四个时钟周期内没有 SPM 指令被执行时，BLBSET 自动清零。

在 SPMCSR 寄存器的 BLBSET 和 SPMEN 置位后的三个周期内运行的 LPM 指令将读取锁定位或熔丝位（取决于 Z 指针的 Z0）并送到目的寄存器。详见 P164“以软件方式读取熔丝位和锁定位”。

• **Bit 2 – PGWRT: 页写入**

如果这一位和 SPMEN 同时置位，发生于紧接着的四个时钟周期内的 SPM 指令执行页写功能，将临时缓冲器中存储的数据写入 Flash。页地址取自 Z 指针的高位部分。R1 和 R0 的数据则被忽略。页写操作完成，或在四个时钟周期内没有 SPM 指令被执行时，PGWRT 自动清零。如果页写对象为 NRWW 区，在整个页写操作过程中 CPU 停止。

• **Bit 1 – PGMERS: 页擦除**

如果这一位和 SPMEN 同时置位，发生于紧接着的四个时钟周期内的 SPM 指令执行页擦除功能。页地址取自 Z 指针的高位部分。R1 和 R0 的数据则被忽略。页擦除操作完成，或在四个时钟周期内没有 SPM 指令被执行时，PGMERS 自动清零。如果页写对象为 NRWW 区，在整个页擦除操作过程中 CPU 停止。

• **Bit 0 – SPMEN: 存贮程序存储器使能**

这一位使能紧接着的四个时钟周期内的 SPM 指令。如果将这一位和 RWWSRE、BLBSET、PGWRT 或 PGMERS 之一同时置位，则如上所述，接下来的 SPM 指令将有特殊的含义。如果只有 SPMEN 置位，那么接下来的 SPM 指令将把 R1:R0 中的数据存储到由 Z 指针确定的临时页缓冲器。Z 指针的 LSB 被忽略。SPM 指令完成，或在四个时钟周期内没有 SPM 指令被执行时，SPMEN 自动清零。在页擦除和页写过程中 SPMEN 保持为 1 直到操作完成。

在低五位中写入除“10001”、“01001”、“00101”、“00011”或“00001”之外的任何组合都无效。

在自编程时访问 Flash


Z 指针用于 SPM 命令的寻址。

Bit	15	14	13	12	11	10	9	8
ZH (R31)	Z15	Z14	Z13	Z12	Z11	Z10	Z9	Z8
ZL (R30)	Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0
	7	6	5	4	3	2	1	0

由于 Flash 存储器是以页的形式组织 (见 P173Table 89) 起来的, 程序计数器可看作由两个部分构成: 其一为实现页内寻址的低位部分; 其次为实现页寻址的高位部分, 如 Figure 74 所示。由于页擦除和页写操作的寻址是相互独立的, 因此保证 Boot Loader 软件在页擦除和页写操作时寻址相同的页是最重要的。一旦编程操作开始启动, 地址就被锁存, 然后 Z 指针可以用作其他用途了。

唯一不使用 Z 指针的 SPM 操作是设置 Boot Loader 锁定位。Z 指针的内容被忽略。(LPM 指令也使用 Z 指针来保存地址。由于这个指令的寻址逐字节地进行, 所以 Z 指针的 LSB 位 (位 Z0) 也使用到了。

Figure 74. SPM⁽¹⁾⁽²⁾ 的寻址



- Notes:
1. Figure 74 中所用的不同的变量在 P168Table 80 列出。
 2. PCPAGE 与 PCWORD 在 P173Table 89 中给出。

Flash 的自编程

程序存储器的更新以页的方式进行。在用临时页缓冲器存储的数据对一页存储器进行编程时, 首先要将这一页擦除。SPM 指令以一次一个字的方式将数据写入临时页缓冲器。临时页缓冲器的写入可以在页擦除命令之前完成, 也可以在页擦除和页写操作之间完成。

方案 1, 在页擦除前写缓冲器:

- 写临时页缓冲器
- 执行页擦除操作
- 执行页写操作

方案 2, 在页擦除后写缓冲器:

- 执行页擦除操作
- 写临时页缓冲器
- 执行页写操作

如果只需要改变页的一部分, 则在页擦除之前必须将页中其他部分存储起来 (如保存于临时页缓冲区中), 然后再写回 Flash。使用方案 1 时, Boot Loader 提供了一个有效的读 - 修改 - 写特性, 允许用户软件首先读取页中的内容, 然后对内容做必要的改变, 接着把修



改后的数据写回 Flash。如果使用方案 2，则无法读取旧数据，因为页已经被擦除了。临时页缓冲区可以随意寻址。保证在页擦除和页写操作中寻址相同的页是很关键的。汇编代码的例子请参见 P165“一个简单的引导程序汇编代码”。

www.BDTIC.com/ATMEL

通过 SPM 执行页擦除

执行页擦除操作首先需要设置 Z 指针与 RAMPZ 的地址信息，然后将“X0000011”写入 SPMCSR，最后在其后的四个时钟周期内执行 SPM。R1 和 R0 中的数据被忽略。页地址必须写入 Z 寄存器的 PCPAGE。Z 指针的其他位被忽略。

- 擦除 RWW 区的页：在页擦除过程中可以读取 NRWW 区
- 擦除 NRWW 区的页：在操作过程中 CPU 停止

装载临时缓冲器 (页加载)

写一个指令字首先需要设置 Z 指针的地址信息，以及将指令字写入 R1:R0，然后将“0000001”写入 SPMCSR，最后在其后的四个时钟周期内执行 SPM。Z 寄存器中 PCWORD 的内容用来寻址临时缓冲区。页写操作完成，或置位 SPMCSR 寄存器的 RWWSRE 将使临时缓冲区自动擦除。系统复位也会擦除临时缓冲区。但是如果不清除临时缓冲区就只能对每个地址进行一次写操作。

Note: 如果对 EEPROM 的写入是在 SPM 页载入的中部，所有载入的数据将会丢失。

执行页写操作

执行页写操作首先需要设置 Z 指针的地址信息，然后将“X0000101”写入 SPMCSR，最后在其后的四个时钟周期内执行 SPM。R1 和 R0 中的数据被忽略。页地址必须写入 Z 寄存器的 PCPAGE。Z 指针的其他位被忽略。

- 擦除 RWW 区的页：在页擦除过程中可以读取 NRWW 区
- 擦除 NRWW 区的页：在页写过程中 CPU 停止

使用 SPM 中断

如果 SPM 中断使能，则 SPMCSR 寄存器的 SPMEN 清零将产生中断。这意味着软件可以利用中断来代替对 SPMCSR 寄存器的查询。使用 SPM 中断时，要将中断向量移到 BLS，以避免 RWW 区读禁止时中断程序却访问它。如何移动中断向量请见 P50“中断”。

更新 BLS 时需要考虑的问题

通过不编程 Boot 锁定位 11 的方式来更新 Boot Loader 区时需要给予格外关注。对 Boot Loader 本身进行的误操作会破坏整个 Boot Loader，造成软件无法更新。如果程序不需要改变 Boot Loader，建议对 Boot 锁定位 11 编程，以防止不小心改变了 Boot Loader。

在自编程时防止读取 RWW 区

在自编程过程中（页擦除或页写），对 RWW 区的访问被阻塞。用户软件要避免此情况发生。RWW 区忙将使 SPMCSR 寄存器的 RWWSB 置位。在自编程时，如 P50“中断”所述，中断向量表应该移到 BLS 中，或者禁止中断。编程结束后，在寻址 RWW 区之前用户软件必须对 RWWSRE 写 1 来清零 RWWSB。例子请见 P165“一个简单的引导程序汇编代码”。

www.BDTIC.com/ATMEL

通过 SPM 设置引导程序锁定位

设置 Boot Loader 锁定位首先要给 R0 赋予期望的数据，然后将“X0001001”写入 SPMCSR 寄存器，并在紧接着的四个时钟周期内执行 SPM 指令。唯一可访问的锁定位是 Boot Loader 锁定位。利用这个锁定位可以阻止 MCU 对应用程序和 Boot Loader 软件的更新。

Bit	7	6	5	4	3	2	1	0
R0	1	1	BLB12	BLB11	BLB02	BLB01	1	1

不同的 Boot Loader 锁定位设置对 Flash 访问的影响请参见 Table 74 与 Table 75。

如果 R0 的 5.2 位为 0，并且在 SPMCSR 寄存器的 BLBSET 和 SPMEN 置位之后的四个周期内执行了 SPM 指令，相应的 Boot 锁定位将被编程。此操作不使用 Z 指针，但出于兼容性的考虑，建议将 Z 指针赋值为 0x0001(与读 IO_{ck} 位的操作相同)。同样出于兼容性的考虑，建议在写锁定位时将 R0 中的 7、6、1 和第 0 位置“1”。在编程锁定位的过程中可以自由访问整个 Flash 区。

写 EEPROM 将阻止写 SPMCR

EEPROM 写操作会阻塞对 Flash 的编程，也会阻塞对熔丝位和锁定位的读操作。建议用户在对 SPMCSR 寄存器进行写操作之前首先检查 EECR 寄存器的状态位 EEWE，确保此位以被清除。

以软件方式读取熔丝位和锁定位

熔丝位和锁定位可以通过软件读取。读锁定位时，需要将 0x0001 赋予给 Z 指针并且置位 SPMCSR 寄存器的 BLBSET 和 SPMEN。在 SPMCSR 操作之后的三个 CPU 周期内执行的 LPM 指令将把锁定位的值将加载到目的寄存器。读锁定位操作结束，或者在三个 CPU 周期内没有执行 LPM 指令，或在四个 CPU 周期内没有执行 SPM 指令，BLBSET 和 SPMEN 位将自动硬件清零。BLBSET 和 SPMEN 清零后，LPM 将按照指令手册中所描述的那样工作。

Bit	7	6	5	4	3	2	1	0
Rd	-	-	BLB12	BLB11	BLB02	BLB01	LB2	LB1

www.

BDTIC.com/ATMEL
 读取熔丝位低字节的算法和上述读取锁定位的算法类似。要读取熔丝位低字节，需要将 0x0000 赋予给 Z 指针并且置位 SPMCSR 寄存器的 BLBSET 和 SPMEN。在 SPMCSR 操作之后的三个 CPU 周期内执行的 LPM 指令将把熔丝位低字节的值 (FLB) 加载到目的寄存器。更详细的说明及熔丝位低字节映射的细节请参见 P170Table 84。

Bit	7	6	5	4	3	2	1	0
Rd	FLB7	FLB6	FLB5	FLB4	FLB3	FLB2	FLB1	FLB0

类似的，读取熔丝位高位字节时，需要将 0x0003 赋予给 Z 指针并且置位 SPMCSR 寄存器的 BLBSET 和 SPMEN。在 SPMCSR 操作之后的三个 CPU 周期内执行的 LPM 指令将把熔丝位高位字节的值 (FHB) 加载到目的寄存器。更详细的说明及熔丝位高位字节映射的细节请参见 P170Table 83。

Bit	7	6	5	4	3	2	1	0
Rd	FHB7	FHB6	FHB5	FHB4	FHB3	FHB2	FHB1	FHB0

被编程的熔丝位和锁定位的读返回值为“0”。未被编程的熔丝位和锁定位的读返回值为“1”。

防止 Flash 的内容损毁

V_{CC} 低于工作电压时，CPU 和 Flash 正常工作无法保证，Flash 的内容可能受到破坏。这个问题对于应用于板级系统的独立 Flash 一样存在。所以也要采用同样的解决方案。

电压太低时有两种情况可以破坏 Flash 内容。第一，Flash 写过程需要一个最低电压。第二，电压太低时 CPU 本身会错误地执行指令。

通过遵循以下设计建议可以避免 Flash 被破坏(采用其中之一就足够了)：

1. 如果系统不需要更新 Boot Loader，建议编程 Boot Loader 锁定位以防止 Boot Loader 软件更新
2. 电源电压不足期间，保持 AVR RESET 为低：采用的方式为：如果工作电压与检测电平相匹配，可以使能 BOD 功能；否则可以使用外部复位保护电路。如果在写操作进行中发生了复位，只要电源电压足够，写操作还会完成。
3. 低电压期间保持 AVR 内核处于掉电休眠模式。这样可以防止 CPU 解码并执行指令，有效地保护 SPMCR 寄存器，从而保护 Flash 被无意识得修改掉。

使用 SPM 时的 Flash 编程时间

片内校准的 RC 振荡器用于 Flash 寻址时序控制。Table 77 给出了 CPU 访问 Flash 的典型编程时间。

Table 77. SPM 编程时间

符号	最小编程时间	最大编程时间
Flash 写操作 (通过 SPM 实现页擦除、页写、及写锁定位)	3.7 ms	4.5 ms

一个简单的引导程序汇编代码

```

;- 本例程将 RAM 中的一页数据写入 Flash
; Y 指针指向 RAM 的第一个数据单元
; Z 指针指向 Flash 的第一个数据单元
;- 本例程没有包括错误处理
;- 该程序必须放置于 Boot 区 (至少 Do_spm 子程序是如此)
; 在自编程过程中 (页擦除和页写操作) 只能读访问 NRWW 区的代码
;- 使用的寄存器: r0、r1、temp1 (r16)、temp2 (r17)、looplo (r24)、
; loophi (r25)、spmcrval (r20)
; 在程序中不包括寄存器内容的保护和恢复
; 在牺牲代码大小的情况下可以优化寄存器的使用
;- 假设中断向量表位于 Boot Loader 区 (或者中断被禁止)
.equ PAGESIZEB = PAGESIZE*2 ; PAGESIZEB 是以字节为单位的页大小, 不是以字为单
位
.org SMALLBOOTSTART
Write_page:
; 页擦除
ldi spmcrval, (1<<PGERS) | (1<<SPMEN)
call Do_spm

; 重新使能 RWW 区
ldi spmcrval, (1<<RWSRE) | (1<<SPMEN)
call Do_spm

; 将数据从 RAM 转移到 Flash 页缓冲区
ldi looplo, low(PAGESIZEB) ; 初始化循环变量
ldi loophi, high(PAGESIZEB) ; PAGESIZEB<=256 时不需要此操作
Wrloop:
ld r0, Y+
ld r1, Y+
ldi spmcrval, (1<<SPMEN)
call Do_spm
adiw ZH:ZL, 2
sbiw loophi:looplo, 2 ; PAGESIZEB<=256 时请使用 subi
brne Wrloop

; execute page write
subi ZL, low(PAGESIZEB) ; 复位指针
sbci ZH, high(PAGESIZEB) ; PAGESIZEB<=256 时不需要此操作
ldi spmcrval, (1<<PGWRT) | (1<<SPMEN)
call Do_spm
    
```

www.BDTIC.com/ATMEL

```

; 重新使能 RWW 区
ldi  spmcrval, (1<<RWWSRE) | (1<<SPMEN)
call Do_spm

; 读回数据并检查, 为可选操作
ldi  looplo, low(PAGESIZEB)      ; 初始化循环变量
ldi  loophi, high(PAGESIZEB)    ; PAGESIZEB<=256 时不需要此操作
subi  YL, low(PAGESIZEB)        ; 复位指针
sbci  YH, high(PAGESIZEB)
Rdloop:
lpm  r0, Z+
ld   r1, Y+
cpse r0, r1
jmp  Error
sbiw loophi:looplo, 1           ; PAGESIZEB<=256 时请使用 subi
brne Rdloop

; 返回到 RWW 区
; 确保 RWW 区已经可以安全读取
Return:
in   temp1, SPMCR
sbrs temp1, RWWSB              ; 若 RWWSB 为 "1", 说明 RWW 区还没有准备好
ret
; 重新使能 RWW 区
ldi  spmcrval, (1<<RWWSRE) | (1<<SPMEN)
call Do_spm
rjmp Return

Do_spm:
; 检查先前的 SPM 操作是否已经完成
Wait_spm:
in   temp1, SPMCR
sbrc temp1, SPMEN
rjmp Wait_spm
; 输入: spmcrval 决定了 SPM 操作
; 禁止中断, 保存状态标志
in   temp2, SREG
cli
; 确保没有 EEPROM 写操作
Wait_ee:
sbic EECR, EWE
rjmp Wait_ee
; SPM 时间序列
out  SPMCR, spmcrval
spm
; 恢复 SREG ( 如果中断原本是使能的, 则使能中断 )
out  SREG, temp2
ret

```

www.BDTIC.com/ATMEL

ATmega8515 引导程序参数

自编程描述中所用的参数在 Table 78 到 Table 80 中给出。

Table 78. Boot 区大小配置⁽¹⁾

BOOTS Z1	BOOTS Z0	Boot 区大小	页数	应用 Flash 区	Boot Loader Flash 区	应用区 结束地址	Boot 复位地 址 (Boot Loader 起始 地址)
1	1	128 字	4	0x000 - 0xF7F	0xF80 - 0xFFFF	0xF7F	0xF80
1	0	256 字	8	0x000 - 0xEFF	0xF00 - 0xFFFF	0xEFF	0xF00
0	1	512 字	16	0x000 - 0xDFF	0xE00 - 0xFFFF	0xDFF	0xE00
0	0	1024 字	32	0x000 - 0xBFF	0xC00 - 0xFFFF	0xBFF	0xC00

Note: 1. 不同的 BOOTSZ 熔丝位配置请参见 Figure 73。

Table 79. RWW 界限⁽¹⁾

Flash 区	页数	寻址范围
同时读 - 写区 (RWW)	96	0x000 - 0xBFF
非同时读 - 写区 (NRWW)	32	0xC00 - 0xFFFF

Note: 1. 关于两个区的详细说明请见 P157“非 RWW 区 - NRWW”与 P156“RWW 区”。

www.BDTIC.com/ATMEL

Table 80. Figure 74 中所用变量的说明及 Z 指针的映射⁽¹⁾

变量		相应的 Z 指针	说明
PCMSB	11		程序计数器的最高位 (程序计数器为 12 位 PC[11:0])
PAGEMSB	4		用于页内字寻址的最高位 (一页有 32 个字, 需要 5 位 PC [4:0])
ZPCMSB		Z12	Z 寄存器与 PCMSB 对应的位。由于没有使用 Z0, ZPCMSB 等于 PCMSB + 1
ZPAGEMSB		Z5	Z 寄存器与 PAGEMSB 对应的位。由于没有使用 Z0, ZPAGEMSB 等于 PAGEMSB + 1
PCPAGE	PC[11:5]	Z12:Z6	程序计数器页地址: 在页擦除和页写操作中进行页选择
PCWORD	PC[4:0]	Z5:Z1	程序计数器字地址: 为填充临时缓冲区进行字选择 (在页写过程中必须为 0)

Note: 1. Z15:Z13: 不计

Z0: 对所有的 SPM 命令都为 "0", 对 LPM 指令的位选择。

关于自编程过程中 Z 指针的使用请参见 P160“在自编程时访问 Flash”。

www.BDTIC.com/ATMEL

存储器编程

程序及数据存储器锁定位

ATmega8515 提供了6个锁定位，根据其被编程(“0”)还是没有被编程(“1”)的情况可以获得 Table 82 列出的附加性能。锁定位只能通过芯片擦除命令擦写为“1”。

Table 81. 锁定位字节⁽¹⁾

锁定位字节	位号	说明	默认值
	7	–	1 (未编程)
	6	–	1 (未编程)
BLB12	5	Boot 锁定位	1 (未编程)
BLB11	4	Boot 锁定位	1 (未编程)
BLB02	3	Boot 锁定位	1 (未编程)
BLB01	2	Boot 锁定位	1 (未编程)
LB2	1	锁定位	1 (未编程)
LB1	0	锁定位	1 (未编程)

Note: 1. “1”表示未编程，“0”表示被编程。

Table 82. 锁定位保护模式⁽²⁾

存储器锁定位			保护类型
LB 模式	LB2	LB1	
2	1	1	没有使能存储器保护特性。在并行和串行编程模式中 Flash 和 EEPROM 的进一步编程被禁止，熔丝位被锁定。 ⁽¹⁾
3	0	0	在并行和串行编程模式中 Flash 和 EEPROM 的进一步编程及验证被禁止，锁定位和熔丝位被锁定 ⁽¹⁾
BLB0 模式	BLB02	BLB01	
1	1	1	SPM 和 LPM 对应用区的访问没有限制
2	1	0	不允许 SPM 对应用区进行写操作
3	0	0	不允许 SPM 指令对应用区进行写操作，也不允许运行于 Boot Loader 区的 LPM 指令从应用区读取数据。若中断向量位于 Boot Loader 区，那么执行应用区代码时中断是禁止的。
4	0	1	不允许运行于 Boot Loader 区的 LPM 指令从应用区读取数据。若中断向量位于 Boot Loader 区，那么执行应用区代码时中断是禁止的。
BLB1 模式	BLB12	BLB11	
1	1	1	允许 SPM/LPM 指令访问 Boot Loader 区

www.BDTIC.com/ATMEL

Table 82. 锁定位保护模式⁽²⁾ (Continued)

存储器锁定位			保护类型
2	1	0	不允许 SPM 指令对 Boot Loader 区进行写操作
3	0	0	不允许 SPM 指令对 Boot Loader 区进行写操作，也不允许运行于应用区的 LPM 指令从 Boot Loader 区读取数据。若中断向量位于应用区，那么执行 Boot Loader 区代码时中断是禁止的。
4	0	1	不允许运行于应用区的 LPM 指令从 Boot Loader 区读取数据。若中断向量位于应用区，那么执行 Boot Loader 区代码时中断是禁止的。

Notes: 1. 在编程锁定位前先编程熔丝位。
2. “1”表示未被编程，“0”表示被编程。

熔丝位

ATmega8515 有两个熔丝位字节。Table 83 与 Table 84 简单地描述了所有熔丝位的功能以及他们是如何映射到熔丝字节的。如果熔丝位被编程则读返回值为“0”。

Table 83. 熔丝位高字节

熔丝高字节	位号	说明	默认值
S8515C	7	AT90S4414/8515 兼容模式	1 (未编程)
WDTON	6	看门狗定时器开	1 (未编程)
SPIEN ⁽¹⁾⁽²⁾	5	使能串行程序和数据下载	0 (已编程, SPI 编程使能)
CKOPT ⁽³⁾	4	振荡器选项	1 (未编程)
EECAVE	3	执行芯片擦除时 EEPROM 的内容保留	1 (未编程, EEPROM 内容不保留)
BOOTSZ1	2	选择 Boot 区大小 (详见 Table 78)	0 (已编程) ⁽⁴⁾
BOOTSZ0	1	选择 Boot 区大小 (详见 Table 78)	0 (已编程) ⁽⁴⁾
BOOTRST	0	选择复位向量	1 (未编程)

Notes: 1. 详见 P4“AT90S4414/8515 兼容模式”。
2. 在 SPI 串行编程模式下 SPIEN 熔丝位不可访问。
3. CKOPT 熔丝位功能由 CKSEL 位设置决定, 详见 P31“时钟源”。
4. BOOTSZ1..0 默认值为最大 Boot 大小, 详见 P167Table 78。

Table 84. 熔丝位低位字节

熔丝位低位字节	位号	说明	默认值
BODLEVEL	7	BOD 触发电平	1 (未编程)
BODEN	6	BOD 使能	1 (未编程, BOD 禁用)
SUT1	5	选择启动时间	1 (未编程) ⁽¹⁾
SUT0	4	选择启动时间	0 (已编程) ⁽¹⁾
CKSEL3	3	选择时钟源	0 (已编程) ⁽²⁾
CKSEL2	2	选择时钟源	0 (已编程) ⁽²⁾
CKSEL1	1	选择时钟源	0 (已编程) ⁽²⁾
CKSEL0	0	选择时钟源	1 (未编程) ⁽²⁾

Notes: 1. 对于默认时钟源, SUT1..0 的默认值给出最大的启动时间。详细内容见 P35Table 13。
2. CKSEL3..0 的默认设置导致了片内 RC 振荡器运行于 1 MHz。详细内容见 P31Table 5。

熔丝位的状态不受芯片擦除命令的影响。如果锁定位 1(LB1) 被编程则熔丝位被锁定。在编程锁定位前先编程熔丝位。

锁存熔丝位

芯片进入编程模式时熔丝位的值被锁存。其间熔丝位的改变不会生效，直到芯片退出编程模式。不过这不适用于 EESAVE 熔丝位。它一旦被编程立即起作用。在正常工作模式中器件上电时熔丝位也被锁存。

标识字节

所有的 Atmel 微控制器都具有一个三字节的标识代码用来区分器件型号。这个代码可以通过串行和并行模式读取，也可以在芯片被锁定时读取。这三个字节分别存储于三个独立的地址空间。

ATmega8515 标识字节为：

1. \$000: \$1E (表示由 Atmel 公司生产)
2. \$001: \$93 (表示芯片包含 8KB Flash 存储器)
3. \$002: \$06 (当 \$001 字节的内容为 \$93 时表示这是 ATmega8515)

标定字节

ATmega8515 内部 RC 振荡器的校准值保存于校准字节。这个字节位于标识地址空间 0x000 的高位字节。在复位期间，该字节被自动写入 OSCCAL 寄存器以确保校准的 RC 振荡器频率的正确性。

标定字节

ATmega8515 内部 RC 振荡器的有四个不同的校准值保存于校准字节。这个字节位于标识地址空间 0x000、0x0001、0x0002 及 0x0003 的高位字节，分别标定 1、2、4、8 MHz。在复位期间，1 MHz 的标定值被自动写入 OSCCAL 寄存器。若需要其他频率标定值，则需手动完成，详见 P35“振荡器标定寄存器 - OSCCAL”。

www.BDTIC.com/ATMEL

并行编程参数，引脚映射及命令

这部分描述了如何对 ATmega8515 的 Flash 程序存储器，EEPROM 数据存储器，存储锁定位及熔丝位进行并行编程和校验。除非另有说明，脉冲宽度至少为 250 ns。


信号名称

在这一节 ATmega8515 的相关引脚以并行编程信号的名称进行引用，如 Figure 75 和 Table 85 中所示。表中没有描述的引脚沿用原来的称谓。

XA1/XA0 决定了给 XTAL1 引脚一个正脉冲时所执行的操作。具体编码请见 Table 87。

给 \overline{WR} 或 \overline{OE} 输入脉冲时所加载的命令决定了要执行的操作。具体命令请参见 Table 88。

Figure 75. 并行编程



www.BDTIC.com/ATMEL

Table 85 引脚名称映射

编程模式信号的名称	引脚名称	I/O	功能
RDY/ \overline{BSY}	PD1	O	0: 芯片忙于编程, 1: 芯片等待新的命令。
\overline{OE}	PD2	I	输出使能 (低电平有效)。
\overline{WR}	PD3	I	写脉冲 (低电平有效)。
BS1	PD4	I	字节选择 1 (“0” 选择低位字节, “1” 选择高位字节)。
XA0	PD5	I	XTAL 动作位 0
XA1	PD6	I	XTAL 动作位 1
PAGEL	PD7	I	加载程序存储器和 EEPROM 数据页
BS2	PA0	I	字节选择 2 (“0” 选择低位字节, “1” 选择第二个高位字节)
DATA	PB7-0	I/O	双向数据总线 (\overline{OE} 为低时输出)

Table 86. 进入编程模式所需要的引脚值

引脚	符号	数值
PAGEL	Prog_enable[3]	0
XA1	Prog_enable[2]	0
XA0	Prog_enable[1]	0
BS1	Prog_enable[0]	0

Table 87. XA1 和 XA0 的编码

XA1	XA0	给 XTAL1 施加脉冲激发的动作
0	0	加载 Flash 或 EEPROM 地址 (通过 BS1 确定是高位还是低位字节)
0	1	加载数据 (通过 BS1 决定是高位还是低位闪存数据字节)
1	0	加载命令
1	1	无操作, 空闲

Table 88. 命令字节编码

命令字节	执行的命令
1000 0000	芯片擦除
0100 0000	写熔丝位
0010 0000	写锁定位
0001 0000	写 Flash
0001 0001	写 EEPROM
0000 1000	读标识字节和校准字节
0000 0100	读熔丝位和锁定位
0000 0010	读 Flash
0000 0011	读 EEPROM

www.BDTIC.com/ATMEL

Table 89. 一页包含的字和 Flash 中的页数

Flash 大小	页大小	PCWORD	页号	PCPAGE	PCMSB
4K 字 (8K 字节)	32 字	PC[4:0]	128	PC[11:5]	11

Table 90. 一页包含的字和 EEPROM 中的页数

EEPROM 大小	页大小	PCWORD	页数	PCPAGE	EEAMSB
512 字节	4 字节	EEA[1:0]	128	EEA[8:2]	8

并行编程

进入编程模式

通过下面的算法进入并行编程模式：

1. 在 V_{CC} 及 GND 之间提供 4.5 - 5.5V 的电压，再等待至少 100 μ s。
2. 将 \overline{RESET} 拉低，等待至少 100 μ s 并至少改变 XTAL1 电平 6 次。
3. 将 P173Table 86 中列出的 $\overline{Prog_enable}$ 引脚置为 "0000"，并等待至少 100 ns。
4. 给 \overline{RESET} 提供 11.5 - 12.5V 的电压。在向 \overline{RESET} 提供 +12V 电压后的 100 ns 内， $\overline{Prog_enable}$ 引脚的任何行为都会导致芯片无法进入编程模式。

如果选择外部晶体或外部 RC，它不可能提供合格的 XTAL1 脉冲。在这种情况下，应采取如下算法：

1. 设置列于 P173Table 86 的 $\overline{Prog_enable}$ 引脚为 "0000"。
2. 在 V_{CC} 与 GND 间提供电压 4.5 - 5.5V 同时在 \overline{RESET} 上提供 11.5 - 12.5V 电压。
3. 等待 100 ns。
4. 对熔丝位重编程，保证外部时钟源作为系统时钟 (CKSEL3:0 = 0b0000)。如果锁定位已编程，在改变熔丝前必须执行芯片擦除指令。
5. 通过降低器件功率或置 \overline{RESET} 引脚为 0b0 来退出编程模式。
6. 用前面讲到的算法进入编程模式。

进行高效编程需要考虑的问题

在编程过程中，加载的命令及地址保持不变。为了实现高效的编程应考虑以下因素：

- 对多个存储单元进行读或写操作时，命令仅需加载一次
- 当需要写入的数据为 0xFF 时可以跳过，因为这就是执行全片擦除命令后 Flash 及 EEPROM(除非 EESAVE 熔丝位被编程) 的内容。
- 只有在编程或读取 Flash 及 EEPROM 中新的 256 字节时才需要用到地址高位字节。在读标识字节时也需考虑这一点。

www.BDTIC.com/ATMEL

芯片擦除

芯片擦除操作会擦除 Flash 及 EEPROM⁽¹⁾ 存储器以及锁定位。程序存储器没有擦除结束之前锁定位不会复位。全片擦除不影响熔丝位。芯片擦除命令必须在编程 Flash 或 EEPROM 之前完成。

Note: 1. 如果 EESAVE 熔丝位被编程，那么在芯片擦除时 EEPROM 不受影响。

加载 " 芯片擦除 " 命令的过程：

1. 将 XA1、XA0 置为 "10" 以启动命令加载。
2. 将 BS1 置为 "0"。
3. DATA 赋值为 "1000 0000"。这是芯片擦除命令。
4. 给 XTAL1 提供一个正脉冲，进行命令加载。
5. 给 \overline{WR} 提供一个负脉冲，启动芯片擦除。RDY/ \overline{BSY} 变低。
6. 等待 RDY/ \overline{BSY} 变高，然后才能加载新的命令。

对 Flash 进行编程

Flash 是以页的形式组织起来的，如 P173Table 89 所示。编程 Flash 时，程序数据被锁存到页缓冲区中。这样一整页的程序数据可以同时得到编程。下面的步骤描述了如何对 Flash 进行编程：

A. 加载 " 写 Flash " 命令

1. 将 XA1、XA0 置为 "10"，启动命令加载。
2. 将 BS1 置 "0"。
3. DATA 赋值为 "0001 0000"，这是写 Flash 命令。
4. 给 XTAL1 提供一个正脉冲以加载命令。

B. 加载地址低位字节

1. 将 XA1、XA0 置为 "00"，启动地址加载。
2. 将 BS1 置 "0"，选择低位地址。
3. DATA 赋值为地址低位字节 (0x00 - 0xFF)。
4. 给 XTAL1 提供一个正脉冲，加载地址低位字节。

C. 加载数据低位字节

1. 将 XA1、XA0 置为 "01"，启动数据加载。
2. DATA 赋值为数据低位字节 (0x00 - 0xFF)。
3. 给 XTAL1 提供一个正脉冲，加载数据字节。

D. 加载数据高位字节

1. 将 BS1 置为 "1"，选择数据高位字节。
2. 将 XA1、XA0 置为 "01"，启动数据加载。
3. DATA 赋值为数据高位字节 (0x00 - 0xFF)。
4. 给 XTAL1 提供一个正脉冲，进行数据字节加载。

E. 锁存数据

1. 将 BS1 置为 "1"，选择数据高位字节。
2. 给 PAGES 提供一个正脉冲，锁存数据 (见 Figure 77 信号波形)。

F. 重复 B 到 E 操作，直到整个缓冲区填满或此页中所有的数据都已加载。

地址信息中的低位用于页内寻址，高位用于 Flash 页的寻址，详见 P176 Figure 76。如果页内寻址少于 8 位 (页地址 < 256)，那么进行页写操作时地址低字节中的高位用于页寻址。

G. 加载地址高位字节

1. 将 XA1、XA0 置为 "00"，启动地址加载操作。
2. 将 BS1 置为 "1"，选择高位地址。
3. DATA 赋值为地址高位字节 (0x00 - 0xFF)。
4. 给 XTAL1 提供一个正脉冲，加载地址高位字节。

H. 编程一页数据

1. 置 BS1 = "0"。
2. 给 \overline{WR} 提供一个负脉冲，对整页数据进行编程，RDY/ \overline{BSY} 变低。
3. 等待 RDY/ \overline{BSY} 变高 (见 Figure 77 的信号波形)。


I. 重复 B 到 H 的操作，直到整个 Flash 编程结束或者所有的数据都被编程。

J. 结束页编程

1. 将 XA1、XA0 置为 "10"，启动命令加载操作。
2. DATA 赋值为 "0000 0000"，这是不操作指令。
3. 给 XTAL1 提供一个正脉冲，加载命令，内部写信号复位。


www.BDTIC.com/ATMEL

Figure 76. 对以页为组织单位的 Flash 进行寻址⁽¹⁾



Note: 1. PCPAGE 及 PCWORD 见 P173Table 89.

Figure 77. Flash 编程波形



Note: 不用考虑 "XX", 各个大写字母对应于前面描述的 Flash 编程阶段

对 EEPROM 进行编程


如 P173Table 90 所示, EEPROM 也以页为单位。编程 EEPROM 时, 编程数据锁存于页缓冲区中。这样可以同时对一页数据进行编程。EEPROM 数据存储器编程算法如下 (命令、地址及数据加载的细节请参见 P174“对 Flash 进行编程”):

1. A : 加载命令 “0001 0001”。
2. G : 加载地址高位字节 (0x00 - 0xFF)。
3. B : 加载地址低位字节 (0x00 - 0xFF)。

4. C : 加载数据 (0x00 - 0xFF)。
5. E : 锁存数据 (给 PAGED1 提供一个正脉冲)。
- K : 重复步骤 3 到 5, 直到整个缓冲区填满。
- L : 对 EEPROM 页进行编程

 1. 将 BS1 置 "0"。
 2. 给 \overline{WR} 提供一个负脉冲, 开始对 EEPROM 页进行编程, RDY/ \overline{BSY} 变低。
 3. 等到 RDY/ \overline{BSY} 变高再对下一页进行编程 (信号波形见 Figure 78)。

Figure 78. EEPROM 编程波形



www.BDTIC.com/ATMEL

读取 Flash

读 Flash 存储器的过程如下 (命令及地址加载细节见 P174“对 Flash 进行编程”) :

1. A : 加载命令 “0000 0010”。
2. G : 加载地址高位字节 (0x00 - 0xFF)。
3. B : 加载地址低位字节 (0x00 - 0xFF)。
4. 将 \overline{OE} 置 “0”, BS1 置 “0”, 然后从 DATA 读出 Flash 字的低位字节。
5. 将 BS1 置 “1”, 然后从 DATA 读出 Flash 字的高位字节。
6. 将 \overline{OE} 置 “1”。

读取 EEPROM

读存储器的步骤如下 (命令及地址加载细节见 P174“对 Flash 进行编程”) :

1. A : 加载命令 “0000 0011”。
2. G : 加载地址高位字节 (0x00 - 0xFF)。
3. B : 加载地址低位字节 (0x00 - 0xFF)。
4. 将 \overline{OE} 置 “0”, BS1 置 “0”, 然后从 DATA 读出 EEPROM 数据字节。
5. 将 \overline{OE} 置 “1”。

对熔丝位的低位进行编程

对熔丝低位的编程步骤如下 (命令及数据装在细节见 P174“对 Flash 进行编程”) :

1. A : 加载命令 “0100 0000”。
2. C : 加载数据低字节, 若某一位为 “0” 表示需要进行编程, 否则需要擦除。


3. 置 $\overline{BS1}$ 为“0”， $\overline{BS2}$ 为“0”。
4. 给 \overline{WR} 提供一个负脉冲，并等待 $\overline{RDY/BSY}$ 变高。

对熔丝位的高位进行编程

对熔丝高位的编程步骤如下（命令及数据装在细节见 P174“对 Flash 进行编程”）：

1. A：加载命令“0100 0000”。
2. C：加载数据高字节，若某一位为“0”表示需要进行编程，否则需要擦除。
3. 将 $\overline{BS1}$ 置“1”、 $\overline{BS2}$ 置“0”，选择高位数据字节。
4. 给 \overline{WR} 提供一个负脉冲并等待 $\overline{RDY/BSY}$ 变高。
5. 将 $\overline{BS1}$ 置“0”，选择低位字节。

Figure 79. 熔丝位编程波形



www.BDTIC.com/ATMEL

对锁定位进行编程

锁定位编程步骤如下（命令及数据装在细节见 P174“对 Flash 进行编程”）：

1. A：加载命令“0010 0000”。
2. C：加载数据低字节，某位为“0”表示此锁定位需要编程。
3. 给 \overline{WR} 提供一个负脉冲并等待 $\overline{RDY/BSY}$ 变高。


锁定位只能通过芯片擦除命令来清除。

读取熔丝位和锁定位

读取熔丝位及锁定位的步骤如下（命令加载细节见 P174“对 Flash 进行编程”）：

1. A：加载命令“0000 0100”。
2. 将 \overline{OE} 、 $\overline{BS2}$ 和 $\overline{BS1}$ 置“0”，然后从 DATA 读取熔丝低位的状态（“0”表示已编程）。
3. 将 \overline{OE} 置“0”， $\overline{BS2}$ 和 $\overline{BS1}$ 置“1”，然后从 DATA 读取熔丝高位的状态（“0”表示已编程）。
4. 将 \overline{OE} 置“0”， $\overline{BS2}$ 置“0”， $\overline{BS1}$ 置“1”，然后从 DATA 读取锁定位的状态（“0”表示已编程）。
5. 将 \overline{OE} 置“1”。

Figure 80. 读操作过程中 BS1、BS2 与熔丝位及锁定位的对应关系



读取标识字节

读取标识字节的算法如下 (命令与地址加载参考 P174“对 Flash 进行编程”)：

1. A：加载命令“0000 1000”。
2. B：加载地址低字节 0x00 - 0x02。
3. 将 \overline{OE} 、BS1 置“0”，然后从 DATA 读取标识字节。
4. 将 \overline{OE} 置“1”。

读取标定字节

读取校准字节的算法如下 (命令与地址加载参考 P174“对 Flash 进行编程”)：

1. A：加载命令“0000 1000”。
2. B：加载地址低字节。
3. 将 \overline{OE} 置“0”，BS1 置“1”，然后从 DATA 读取校准字节。
4. 将 \overline{OE} 置“1”。

www.BDTIC.com/ATMEL

并行编程特性

Figure 81. 并行编程时序，包括一些常规的时序要求






Figure 82. 并行编程时序，有时序要求的加载序列⁽¹⁾



Note: 1. Figure 81 给出的时序要求 (即 t_{DVXH} 、 t_{XHXL} 及 t_{XLDX}) 也适用于加载操作。

Figure 83. 并行编程时序，有时序要求的读序列 (同一页)⁽¹⁾



Note: 1. Figure 81 给出的时序要求 (即 t_{DVXH} 、 t_{XHXL} 及 t_{XLDX}) 也适用于读操作。

Table 91. 并行编程参数， $V_{CC} = 5V \pm 10\%$

符号	参数	最小值	典型值	最大值	单位
V_{PP}	编程使能电压	11.5		12.5	V
I_{PP}	编程使能电流			250	μA
t_{DVXH}	在 XTAL1 为高之前数据及控制有效	67			ns
t_{XLXH}	从 XTAL1 低到 XTAL1 高	200			ns
t_{XHXL}	XTAL1 为高时的脉宽	150			ns
t_{XLDX}	XTAL1 为低之后数据及控制保持	67			ns
t_{XLWL}	从 XTAL1 低到 \overline{WR} 低	0			ns
t_{XLPH}	从 XTAL1 低到 PAGES 高	0			ns

Table 91. 并行编程参数, $V_{CC} = 5V \pm 10\%$ (Continued)

符号	参数	最小值	典型值	最大值	单位
t_{PLXH}	从 PAgEL 低到 XTAL1 高	150			ns
t_{BVPH}	PAGEL 为高之前 BS1 有效	67			ns
t_{PHPL}	PAGEL 为高时的脉宽	150			ns
t_{PLBX}	PAGEL 为低之后 BS1 保持	67			ns
t_{WLBX}	\overline{WR} 为低之后 BS2/1 保持	67			ns
t_{PLWL}	从 PAgEL 低到 \overline{WR} 为低	67			ns
t_{BVWL}	BS1 有效至 \overline{WR} 为低	67			ns
t_{WLWH}	\overline{WR} 为低时的脉宽	150			ns
t_{WLRl}	从 \overline{WR} 低到 RDY/BSY 为低	0		1	μs
t_{WLRH}	从 \overline{WR} 低到 RDY/BSY 为高 ⁽¹⁾	3.7		4.5	ms
t_{WLRH_CE}	从 \overline{WR} 低到 RDY/BSY 为高, 芯片擦除操作 ⁽²⁾	7.5		9	ms
t_{XLOL}	从 XTAL1 低到 \overline{OE} 为低	0			ns
t_{BVDV}	BS1 有效至 DATA 有效	0		250	ns
t_{OLDV}	从 \overline{OE} 低到 DATA 有效			250	ns
t_{OHDZ}	从 \overline{OE} 低到 DATA 为高阻态			250	ns

Notes: 1. 在进行 Flash、EEPROM、熔丝位及锁定位写操作时 t_{WLRH} 有效。

2. 在执行芯片擦除操作时 t_{WLRH_CE} 有效。

www.BDTIC.com/ATMEL

串行下载

当 $\overline{\text{RESET}}$ 为低电平时，可以通过串行 SPI 总线对 Flash 及 EEPROM 进行编程。串行接口包括 SCK、MOSI(输入)及 MISO(输出)。RESET 为低之后，应在执行编程 / 擦除操作之前执行编程允许指令。

Note: Table 92 给出 SPI 编程时的引脚情况。不是所有芯片都使用 SPI 引脚专用于内部 SPI 接口。


串行编程引脚映射

Table 92. 串行编程映射

符号	引脚	I/O	说明
MOSI	PB5	I	连续数据输入
MISO	PB6	O	连续数据输出
SCK	PB7	I	连续时钟

当 $\overline{\text{RESET}}$ 为低电平时，可以通过串行 SPI 总线对 Flash 及 EEPROM 进行编程。串行接口包括 SCK、MOSI(输入)及 MISO(输出)。RESET 为低之后，应在执行编程 / 擦除操作之前执行编程允许指令。P182Table 92 列出了 SPI 编程所需引脚的映射。不是所有的器件都使用 SPI 引脚专用于内部 SPI 接口。

Figure 84. 串行编程及校验⁽¹⁾



Note: 1. 如果芯片由片内振荡器提供时钟，那么就不用在 XTAL1 引脚上连接时钟源。

编程 EEPROM 时，MCU 在自定时的编程操作中会插入一个自动擦除周期，从而无需执行芯片擦除命令。芯片擦除操作将程序存储器及 EEPROM 的内容都擦除为 0xFF。

时钟通过 CKSEL 熔丝位确定。串行时钟 (SCK) 的最小低电平时间和最小高电平时间要满足如下要求：

低： $f_{ck} < 12 \text{ MHz}$ 时为 2 个 CPU 时钟周期， $f_{ck} \geq 12 \text{ MHz}$ 时为 3 个 CPU 时钟周期。

高： $f_{ck} < 12 \text{ MHz}$ 时为 2 个 CPU 时钟周期， $f_{ck} \geq 12 \text{ MHz}$ 时为 3 个 CPU 时钟周期。

串行编程算法

向 ATmega8515 串行写入数据时，数据在 SCK 的上升沿得以锁存。

从 ATmega8515 读取数据时，数据在 SCK 的下降沿输出。时序细节见 Figure 85。

在串行编程模式下对 ATmega8515 进行编程及校验时，应遵循以下的步骤 (见 Table 94 中的 4 字节指令格式)：

1. 上电顺序：

在 $\overline{\text{RESET}}$ 及 SCK 为 "0" 时，向 V_{CC} 及 GND 供电。在一些系统中，编程器不能

保证在上电时 SCK 保持为低。在这种情况下，SCK 拉低之后应在 $\overline{\text{RESET}}$ 加一正脉冲，而且这个脉冲至少要维持 2 个 CPU 时钟周期。

2. 上电之后等待至少 20 ms，然后向 MOSI 引脚输入串行编程使能指令以启用串行编程。
3. 通信不同步将造成串行编程指令不工作。同步之后，在发送编程使能指令的第三个字节时，第二个字节的内容 (0x53) 将被反馈回来。不论反馈的内容正确与否，指令的 4 个字节必须全部传输。如果 0x53 未被反馈，则需要向 $\overline{\text{RESET}}$ 提供一个正脉冲以开始新的编程使能指令。
4. Flash 的编程以一次一页的方式进行，页大小见 P173 Table 89。在执行加载程序存储页指令时，通过 5 LSB 的地址信息，数据以字节为单位加载到存储页。为保证加载的正确性，应先向给定地址传送数据低字节，之后是高字节。程序存储页通过地址的高 7 位以及写程序存储器页指令获得数据。如果不使用查询的方式，那么在操作下一页数据之前应等待至少 $t_{\text{WD_FLASH}}$ 的时间 (见 Table 93)。在 Flash 写操作完成之前访问串行编程接口会导致编程错误。
5. 提供了地址及数据信息之后，适合的写指令将以字节为单位对 EEPROM 编程。EEPROM 存储单元总是在写入新数据之前自动擦除。如果不使用查询的方式，那么在操作下一页数据之前应等待至少 $t_{\text{WD_EEPROM}}$ 的时间 (见 Table 93)。对于全片擦除之后的芯片，数据为 0xFF 的不需要编程。
6. 可通过读指令来校验任何一个存储单元的内容。数据从串行输出口 MISO 输出。
7. 编程结束后可以将 $\overline{\text{RESET}}$ 拉高开始正常操作。
8. 下电序列 (如果需要) :
将 $\overline{\text{RESET}}$ 置 “1”。
切断 V_{CC} 。

Flash 的数据轮询

www.BDTIC.com/ATMEL

当 Flash 正处于某一页的编程状态时，读取此页中的内容将得到 0xFF。编程结束后，被编程的数据即可以正确读出。通过这种方法可以确定何时可以写下一页。由于整个页是同时编程的，这一页中的任何一个地址都可以用来查询。Flash 数据查询不适用于数据 0xFF。因此，在编程 0xFF 时，用户至少要等待 $t_{\text{WD_FLASH}}$ 才能进行下一页的编程。由于全片擦除将所有的单元擦为 0xFF，所以编程数据为 0xFF 时可以跳过这个操作。 $t_{\text{WD_FLASH}}$ 的值见 Table 93。


EEPROM 的数据轮询

当 EEPROM 正在处理一个字节的编程操作时，读取此地址将返回 0xFF。编程结束后，被编程的数据即可以正确读出。这一方法可用来判断何时可以写下一个字节。数据查询对数据 0xFF 无效。但用户应该考虑到，全片擦除将所有的单元擦为 0xFF，所以编程数据为 0xFF 时可以跳过这个操作。不过这不适用于全片擦除时 EEPROM 内容被保留的情况。用户若在此时编程 0xFF，在进行下一字节编程之前至少等待 $t_{\text{WD_EEPROM}}$ 的时间。 $t_{\text{WD_EEPROM}}$ 的值见 Table 93。

Table 93. 写下一个 Flash 或 EEPROM 单元之前的最小等待时间

符号	最小等待时间
$t_{\text{WD_FUSE}}$	4.5 ms
$t_{\text{WD_FLASH}}$	4.5 ms
$t_{\text{WD_EEPROM}}$	9.0 ms
$t_{\text{WD_ERASE}}$	9.0 ms

Figure 85. 串行编程波形图



www.BDTIC.com/ATMEL

Table 94. 串行编程指令集

指令	指令格式				操作
	字节 1	字节 2	字节 3	字节 4	
编程使能	1010 1100	0101 0011	xxxx xxxx	xxxx xxxx	RESET 拉低后使能串行编程
全片擦除	1010 1100	100x xxxx	xxxx xxxx	xxxx xxxx	擦除 EEPROM 及 Flash
读程序存储器	0010 H000	0000 aaaa	bbbb bbbb	oooo oooo	从字地址为 a:b 的程序存储器读取 H(高或低字节)数据的 o
加载程序存储器页	0100 H000	0000 xxxx	xxx b bbbb	iiii iiii	向字地址为 b 的程序存储器页 H(高或低字节)写入数据 i。应先写低字节再写高字节
写程序存储器页	0100 1100	0000 aaaa	bbb x xxxx	xxxx xxxx	在地址 a:b 加载程序存储器页
读 EEPROM 存储器	1010 0000	00xx xxx a	bbbb bbbb	oooo oooo	从 EEPROM 的地址 a:b 处读出数据 o
写 EEPROM 存储器	1100 0000	00xx xxx a	bbbb bbbb	iiii iiii	向 EEPROM 地址 a:b 处中写入数据 i
读锁定位	0101 1000	0000 0000	xxxx xxxx	xx 00 oooo	读锁定位。“0”为已编程，“1”为未编程。详见 P169Table 81。
写锁定位	1010 1100	111x xxxx	xxxx xxxx	11 ii iiii	写锁定位。写“0”表示编程锁定位。详见 P169Table 81。
读标识字节	0011 0000	00xx xxxx	xxxx xx bb	oooo oooo	从地址 b 读取标识字节 o
写熔丝位	1010 1100	1010 0000	xxxx xxxx	iiii iiii	“0”表示已编程，“1”表示未编程。详见 P170Table 84。
写高熔丝位	1110 1100	1010 1000	xxxx xxxx	iiii iiii	“0”表示已编程，“1”表示未编程。详见 P170Table 83。
读熔丝位	0101 0000	0000 0000	xxxx xxxx	oooo oooo	读熔丝位。“0”表示已编程，“1”表示未编程。详见 P170Table 84。
读高熔丝位	0101 1000	0000 1000	xxxx xxxx	oooo oooo	读熔丝高位。“0”表示已编程，“1”表示未编程。详见 P170Table 83。
读校准字节	0011 1000	00xx xxxx	0000 0000	oooo oooo	读校准字节

Note: **a** = 地址高位
 b = 地址低位
 H = 0 - 低字节, 1 - 高字节
 o = 数据输出
 i = 数据输入
 x = 任意值



电气特性

绝对极限值 *

工作温度	-55°C ~ +125°C
存储温度	-65°C ~ +150°C
除 $\overline{\text{RESET}}$ 外, 各个引脚对地的电压	-0.5V ~ $V_{CC}+0.5V$
$\overline{\text{RESET}}$ 引脚对地的电压	-0.5V ~ +13.0V
最大工作电压	6.0V
每个 I/O 引脚上的直流电流	40.0 mA
V_{CC} 与 GND 引脚上的直流电流	200.0 mA

*NOTICE: 如果强制芯片在超出“绝对极限值”表中所列的条件之下工作可能造成器件的永久损坏。这仅是工作应力的极限。并不表示器件可以工作于表中所列条件之下, 或是那些超越工作范围明确规定的其他条件之下。长时间工作于绝对极限值可能会影响器件的寿命。

直流特性

$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$, $V_{CC} = 2.7V \sim 5.5V$ (除非另外说明)

符号	参数	条件	最小值	典型值	最大值	单位	
V_{IL}	输入低电压	除 XTAL1 引脚	-0.5		$0.2 V_{CC}^{(1)}$	V	
V_{IL1}	输入低电压	XTAL1 引脚, 外部时钟	-0.5		$0.1 V_{CC}^{(1)}$	V	
V_{IH}	输入高电压	除了 XTAL1 和 $\overline{\text{RESET}}$ 引脚	$0.6 V_{CC}^{(2)}$		$V_{CC} + 0.5$	V	
V_{IH1}	输入高电压	XTAL1 引脚, 外部时钟	$0.8 V_{CC}^{(2)}$		$V_{CC} + 0.5$	V	
V_{IH2}	输入高电压	$\overline{\text{RESET}}$ 引脚	$0.9 V_{CC}^{(2)}$		$V_{CC} + 0.5$	V	
V_{OL}	输出低电压 ⁽³⁾ (端口 A,B,C,D,E)	$I_{OL} = 20 \text{ mA}$, $V_{CC} = 5V$			0.7	V	
		$I_{OL} = 10 \text{ mA}$, $V_{CC} = 3V$			0.5	V	
V_{OH}	输出高电压 ⁽⁴⁾ (端口 A,B,C,D,E)	$I_{OH} = -20 \text{ mA}$, $V_{CC} = 5V$	4.2			V	
		$I_{OH} = -10 \text{ mA}$, $V_{CC} = 3V$	2.2			V	
I_{IL}	输入泄露电流 I/O 引脚	$V_{CC} = 5.5V$, 引脚为低电平 (绝对值)			1	μA	
I_{IH}	输入泄露电流 I/O 引脚	$V_{CC} = 5.5V$, 引脚为高电平 (绝对值)			1	μA	
R_{RST}	Reset 引脚上拉电阻		30		60	$k\Omega$	
R_{pu}	I/O 引脚上拉电阻		20		50	$k\Omega$	
I_{CC}	工作电流	正常, 4 MHz, $V_{CC} = 3V$ (ATmega8515L)			4	mA	
		正常, 8 MHz, $V_{CC} = 5V$ (ATmega8515)			12	mA	
		空闲, 4 MHz, $V_{CC} = 3V$ (ATmega8515L)			1.5	mA	
		空闲, 8 MHz, $V_{CC} = 5V$ (ATmega8515)			5.5	mA	
	掉电模式 ⁽⁵⁾	WDT 使能, $V_{CC} = 3V$				< 13	μA
		WDT 禁止, $V_{CC} = 3V$				< 2	μA

直流特性 (Continued)

$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$, $V_{CC} = 2.7\text{V} \sim 5.5\text{V}$ (除非另外说明)


符号	参数	条件	最小值	典型值	最大值	单位
V_{ACIO}	模拟比较器 输入偏置电压	$V_{CC} = 5\text{V}$ $V_{in} = V_{CC}/2$			40	mV
I_{ACLK}	模拟比较器 输入泄漏电流	$V_{CC} = 5\text{V}$ $V_{in} = V_{CC}/2$	-50		50	nA
t_{ACID}	模拟比较器 传输延迟	$V_{CC} = 2.7\text{V}$ $V_{CC} = 4.0\text{V}$		750 500		ns

- Notes:
1. “最大值”表示保证引脚读取数值为低时的最高值
 2. “最小值”表示保证引脚读取数值为高时的最低值
 3. 虽然在稳定状态条件(非瞬态)下每个I/O端口都可以吸收比测试条件下更多的电流(20 mA, $V_{CC} = 5\text{V}$ 以及 10 mA, $V_{CC} = 3\text{V}$), 但是需要遵循以下要求:
 - 1] 所有端口的 IOL 总和不能超过 300 mA。
 - 2] 端口 B0 - B7, D0 - D7 及 XTAL2 的 IOL 总和不能超过 150 mA。
 - 3] 端口 A0 - A7, E0 - E2 及 C0 - C7 的 IOL 总和不能超过 150 mA。
 4. 虽然在稳定状态条件(非瞬态)下每个I/O端口都可以输出比测试条件下更多的电流(20 mA, $V_{CC} = 5\text{V}$ 以及 10 mA, $V_{CC} = 3\text{V}$), 但是需要遵循以下要求:
 - 1] 所有端口的 IOL 总和不能超过 300 mA。
 - 2] 端口 B0 - B7, D0 - D7 及 XTAL2 的 IOL 总和不能超过 150 mA。
 - 3] 端口 A0 - A7, E0 - E2 及 C0 - C7 的 IOL 总和不能超过 150 mA。
 5. 掉电模式下的最小 V_{CC} 为 2.5V。

www.BDTIC.com/ATMEL

外部时钟驱动波形

Figure 86. 外部时钟驱动波形



外部时钟驱动

Table 95. 外部时钟驱动

符号	参数	$V_{CC} = 2.7V - 5.5V$		$V_{CC} = 4.5V - 5.5V$		单位
		最小值	最大值	最小值	最大值	
$1/t_{CLCL}$	振荡器频率	0	8	0	16	MHz
t_{CLCL}	时钟周期	125		62.5		ns
t_{CHCX}	高电平时间	50		25		ns
t_{CLCX}	低电平时间	50		25		ns
t_{CLCH}	上升时间		1.6		0.5	μs
t_{CHCL}	下降时间		1.6		0.5	μs
Δt_{CLCL}	时钟周期的变化		2		2	%

Notes: 1. 详见 P36“外部时钟”。

www.BDTIC.com/ATMEL

Table 96. 外部 RC 振荡器，典型频率 ($V_{CC} = 5V$)

R [k Ω] ⁽¹⁾	C [pF]	f ⁽²⁾
100	47	87 kHz
33	22	650 kHz
10	22	2.0 MHz

Notes: 1. R 的取值范围为 3 k Ω - 100 k Ω ，C 至少应该为 20 pF。
2. 引脚电容随封装形式而变化。

SPI 时序特性

具体见 Figure 87 和 Figure 88。

Table 97. SPI 时序参数

	说明	模式	最小值	典型值	最大值	
1	SCK 周期	主机		见 Table 58		ns
2	SCK 高 / 低电平	主机		占空比 50%		
3	上升 / 下降时间	主机		3.6		
4	建立时间	主机		10		
5	保持时间	主机		10		
6	输出到 SCK	主机		$0.5 \cdot t_{SCK}$		
7	SCK 到输出	主机		10		
8	SCK 到输出高电平	主机		10		
9	SS 低到输出	从机		15		μs
10	SCK 周期	从机	$4 \cdot t_{ck}$			
11	SCK 高 / 低电平	从机	$2 \cdot t_{ck}$			
12	上升 / 下降时间	从机			1.6	
13	建立时间	从机	10			
14	保持时间	从机	t_{ck}			
15	SCK 到输出	从机		15		
16	SCK 到 \overline{SS} 高	从机	20			
17	\overline{SS} 高到三态	从机		10		
18	SS 低到 SCK	从机	$2 \cdot t_{ck}$			ns

www.BDTIC.com/ATMEL

Note: 1. 在 SPI 编程模式中，最小 SCK 高 / 低电平周期为：
 - $f_{CK} < 12 \text{ MHz}$ $2 t_{CLCL}$
 - $f_{CK} > 12 \text{ MHz}$ $3 t_{CLCL}$

Figure 87. SPI 接口时序要求 (主机模式)





Figure 88. SPI 接口时序要求 (从机模式)



www.BDTIC.com/ATMEL

外部数据存储器时序

Table 98. 外部数据存储器特性, 4.5 - 5.5 V, 无等待状态

	符号	参数	8 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{CLCL}$	振荡器频率			0.0	16	MHz
1	t_{LHLL}	ALE 脉宽	115		$1.0t_{CLCL}-10$		ns
2	t_{AVLL}	ALE 为低地址 A 有效	57.5		$0.5t_{CLCL}-5^{(1)}$		ns
3a	t_{LLAX_ST}	写访问时, ALE 为低后地址保持	5		5		ns
3b	t_{LLAX_LD}	读访问时, ALE 为低后地址保持	5		5		ns
4	t_{AVLLC}	ALE 为低地址 C 有效	57.5		$0.5t_{CLCL}-5^{(1)}$		ns
5	t_{AVRL}	RD 为低地址有效	115		$1.0t_{CLCL}-10$		ns
6	t_{AVWL}	WR 为低地址有效	115		$1.0t_{CLCL}-10$		ns
7	t_{LLWL}	WR 为低 ALE 为低	47.5	67.5	$0.5t_{CLCL}-15^{(2)}$	$0.5t_{CLCL}+5^{(2)}$	ns
8	t_{LLRL}	RD 为低 ALE 为低	47.5	67.5	$0.5t_{CLCL}-15^{(2)}$	$0.5t_{CLCL}+5^{(2)}$	ns
9	t_{DVRH}	RD 为高数据启动	40		40		ns
10	t_{RLDV}	电平为低时读入数据有效		75		$1.0t_{CLCL}-50$	ns
11	t_{RHDX}	RD 为高后数据保持	0		0		ns
12	t_{RLRH}	RD 脉宽	115		$1.0t_{CLCL}-10$		ns
13	t_{DVWL}	WR 为低数据启动	42.5		$0.5t_{CLCL}-20^{(1)}$		ns
14	t_{WHDX}	WR 为高数据保持	115		$1.0t_{CLCL}-10$		ns
15	t_{DVWH}	WR 为高数据有效	125		$1.0t_{CLCL}$		ns
16	t_{WLWH}	WR 脉宽	115		$1.0t_{CLCL}-10$		ns

Notes: 1. 假设占空比为 50%。外部时钟 XTAL1 的半个周期为高电平。
 2. 假设占空比为 50%。外部时钟 XTAL1 的半个周期为低电平。

Table 99. 外部数据存储器特性, 4.5 - 5.5 V, 1 周期等待状态

	符号	参数	8 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{CLCL}$	振荡器频率			0.0	16	MHz
10	t_{RLDV}	电平为低时读入数据有效		200		$2.0t_{CLCL}-50$	ns
12	t_{RLRH}	RD 脉宽	240		$2.0t_{CLCL}-10$		ns
15	t_{DVWH}	WR 为高数据有效	240		$2.0t_{CLCL}$		ns
16	t_{WLWH}	WR 脉宽	240		$2.0t_{CLCL}-10$		ns

Table 100. 外部数据存储特性, 4.5 - 5.5 V, SRWn1 = 1, SRWn0 = 0

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{CLCL}$	振荡器频率			0.0	16	MHz
10	t_{RLDV}	电平为低时读入数据有效		325		$3.0t_{CLCL}-50$	ns
12	t_{RLRH}	RD 脉宽	365		$3.0t_{CLCL}-10$		ns
15	t_{DVWH}	WR 为高数据有效	375		$3.0t_{CLCL}$		ns
16	t_{WLWH}	WR 脉宽	365		$3.0t_{CLCL}-10$		ns

Table 101. 外部数据存储特性, 4.5 - 5.5 V, SRWn1 = 1, SRWn1 = 1, SRWn0 = 1

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{CLCL}$	振荡器频率			0.0	16	MHz
10	t_{RLDV}	电平为低时读入数据有效		325		$3.0t_{CLCL}-50$	ns
12	t_{RLRH}	RD 脉宽	365		$3.0t_{CLCL}-10$		ns
14	t_{WHDX}	WR 为高数据保持	240		$2.0t_{CLCL}-10$		ns
15	t_{DVWH}	WR 为高数据有效	375		$3.0t_{CLCL}$		ns
16	t_{WLWH}	WR 脉宽	365		$3.0t_{CLCL}-10$		ns

www.BDTIC.com/ATMEL

Table 102. 外部数据存储特性, 2.7 - 5.5 V, 无等待状态

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{CLCL}$	振荡器频率			0.0	8	MHz
1	t_{LHLL}	ALE 脉宽	235		$t_{CLCL}-15$		ns
2	t_{AVLL}	ALE 为低地址 A 有效	115		$0.5t_{CLCL}-10^{(1)}$		ns
3a	t_{LLAX_ST}	写访问时, ALE 为低地址保持	5		5		ns
3b	t_{LLAX_LD}	读访问时, ALE 为低地址保持	5		5		ns
4	t_{AVLLC}	ALE 为低地址 C 有效	115		$0.5t_{CLCL}-10^{(1)}$		ns
5	t_{AVRL}	RD 为低地址有效	235		$1.0t_{CLCL}-15$		ns
6	t_{AVWL}	WR 为低地址有效	235		$1.0t_{CLCL}-15$		ns
7	t_{LLWL}	WR 为低 ALE 为低	115	130	$0.5t_{CLCL}-10^{(2)}$	$0.5t_{CLCL}+5^{(2)}$	ns
8	t_{LLRL}	RD 为低 ALE 为低	115	130	$0.5t_{CLCL}-10^{(2)}$	$0.5t_{CLCL}+5^{(2)}$	ns
9	t_{DVRH}	RD 为高数据启动	45		45		ns
10	t_{RLDV}	电平为低时读入数据有效		190		$1.0t_{CLCL}-60$	ns
11	t_{RHDX}	RD 为高时数据保持	0		0		ns
12	t_{RLRH}	RD 脉宽	235		$1.0t_{CLCL}-15$		ns
13	t_{DVWL}	WR 为低时数据启动	105		$0.5t_{CLCL}-20^{(1)}$		ns

Table 102. 外部数据存储器特性, 2.7 - 5.5 V, 无等待状态 (Continued)

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
14	t_{WHDX}	WR 为高数据保持	235		$1.0t_{\text{CLCL}}-15$		ns
15	t_{DVWH}	WR 为高数据有效	250		$1.0t_{\text{CLCL}}$		ns
16	t_{WLWH}	WR 脉宽	235		$1.0t_{\text{CLCL}}-15$		ns

Notes: 1. 假设占空比为 50%。外部时钟 XTAL1 的半个周期为高电平。
 2. 假设占空比为 50%。外部时钟 XTAL1 的半个周期为低电平。

Table 103. 外部数据存储器特性, 2.7 - 5.5 V, SRWn1 = 0, SRWn0 = 1

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{\text{CLCL}}$	振荡器频率			0.0	8	MHz
10	t_{RLDV}	电平为低时读入数据有效		440		$2.0t_{\text{CLCL}}-60$	ns
12	t_{RLRH}	RD 脉宽	485		$2.0t_{\text{CLCL}}-15$		ns
15	t_{DVWH}	WR 为高数据有效	500		$2.0t_{\text{CLCL}}$		ns
16	t_{WLWH}	WR 脉宽	485		$2.0t_{\text{CLCL}}-15$		ns

Table 104. 外部数据存储器特性, 2.7 - 5.5 V, SRWn1 = 1, SRWn0 = 0

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{\text{CLCL}}$	振荡器频率			0.0	8	MHz
10	t_{RLDV}	电平为低时读入数据有效		690		$3.0t_{\text{CLCL}}-60$	ns
12	t_{RLRH}	RD 脉宽	735		$3.0t_{\text{CLCL}}-15$		ns
15	t_{DVWH}	WR 为高数据有效	750		$3.0t_{\text{CLCL}}$		ns
16	t_{WLWH}	WR 脉宽	735		$3.0t_{\text{CLCL}}-15$		ns

Table 105. 外部数据存储器特性, 2.7 - 5.5 V, SRWn1 = 1, SRWn0 = 1

	符号	参数	4 MHz 振荡器		可变振荡器		单位
			最小值	最大值	最小值	最大值	
0	$1/t_{\text{CLCL}}$	振荡器频率			0.0	8	MHz
10	t_{RLDV}	电平为低时读入数据有效		690		$3.0t_{\text{CLCL}}-60$	ns
12	t_{RLRH}	RD 脉宽	735		$3.0t_{\text{CLCL}}-15$		ns
14	t_{WHDX}	WR 为高数据保持	485		$2.0t_{\text{CLCL}}-15$		ns
15	t_{DVWH}	WR 为高数据有效	750		$3.0t_{\text{CLCL}}$		ns
16	t_{WLWH}	WR 脉宽	735		$3.0t_{\text{CLCL}}-15$		ns

Figure 89. 外部存储器时序 (SRWn1 = 0, SRWn0 = 0)




Figure 90. 外部存储器时序 (SRWn1 = 0, SRWn0 = 1)




Figure 91. 外部存储器时序 (SRWn1 = 1, SRWn0 = 0)





Figure 92. 外部存储器时序 (SRWn1 = 1, SRWn0 = 1)⁽¹⁾



Note: 1. 只有在下面一条指令访问 RAM 时，才会在 T4-T7 周期出现 ALE 脉冲。

ATmega8515 典型特性

下面图表给出了典型数据。这些数据在产生过程没有进行测试。所有的电流测量数据都是在所有的 I/O 引脚配置为输入且内部上拉电阻使能的条件下测得的。时钟源为外部正弦波发生器产生的满幅值正弦波。

掉电模式下的电流与时钟无关。

电流与多个因素有关，如：工作电压、工作频率、I/O 引脚的负载及电平转换频率、执行的代码和环境温度。主要因素为工作电压和工作频率。

容性负载引脚的电流可以通过公式 $C_L * V_{CC} * f$ 进行估计。式中， C_L 为负载电容， V_{CC} 为工作电压， f 为引脚的平均开关频率。

器件的特性参数为比测试上限更高的频率下的数据。但是不保证器件在比定货信息标明的工作频率更高的频率功能正常工作。

掉电模式下看门狗使能与看门狗禁止之间的电流差异即是看门狗定时器所需的工作电流。

工作电流

Figure 93. 工作电流和工作频率 (0.1 - 1.0 MHz) 的关系




Figure 94. 工作电流和工作频率 (1 - 20 MHz) 的关系





Figure 95. 工作电流和 V_{CC} 的关系 (内部 RC 振荡器, 8 MHz)



www.BDTIC.com/ATMEL

Figure 96. 工作电流和 V_{CC} 的关系 (内部 RC 振荡器 , 4 MHz)




Figure 97. 工作电流和 V_{CC} 的关系 (内部 RC 振荡器 , 2 MHz)




Figure 98. 工作电流和 V_{CC} 的关系 (内部 RC 振荡器, 1 MHz)





Figure 99. 工作电流和 V_{CC} 的关系 (32 kHz 外部晶振)



空闲模式电流

Figure 100. 空闲模式电流和工作频率 (0.1 - 1.0 MHz) 的关系




Figure 101. 空闲模式电流和工作频率 (1 - 20 MHz) 的关系




Figure 102. 空闲模式电流和 V_{CC} 的关系 (内部 RC 振荡器, 8 MHz)




Figure 103. 空闲模式电流和 V_{CC} 的关系 (内部 RC 振荡器, 4 MHz)




Figure 104. 空闲模式电流和 V_{CC} 的关系 (内部 RC 振荡器, 2 MHz)




Figure 105. 空闲模式电流和 V_{CC} 的关系 (内部 RC 振荡器, 1 MHz)





Figure 106. 空闲模式电流和 V_{CC} 的关系 (32 kHz 外部晶振)



掉电模式电流

Figure 107. 掉电模式电流和 V_{CC} 的关系 (看门狗定时器禁用)





Figure 108. 掉电模式电流和 V_{CC} 的关系 (看门狗定时器使能)



Standby 模式电流

Figure 109. Standby 模式电流和 V_{CC} 的关系 (455 kHz 谐振器, 看门狗定时器禁用)




Figure 110. Standby 模式电流和 V_{CC} 的关系 (1 MHz 谐振器, 看门狗定时器禁用)




Figure 111. Standby 模式电流和 V_{CC} 的关系 (2 MHz 谐振器, 看门狗定时器禁用)




Figure 112. Standby 模式电流和 V_{CC} 的关系 (2 MHz Xtal , 看门狗定时器禁用)




Figure 113. Standby 模式电流和 V_{CC} 的关系 (4 MHz 谐振器 , 看门狗定时器禁用)




Figure 114. Standby 模式电流和 V_{CC} 的关系 (4 MHz XTAL , 看门狗定时器禁用)




Figure 115. Standby 模式电流和 V_{CC} 的关系 (6 MHz 谐振器 , 看门狗定时器禁用)





Figure 116. Standby 模式电流和 V_{CC} 的关系 (6 MHz XTAL , 看门狗定时器禁用)



引脚上拉

Figure 117. I/O 引脚上拉电阻电流和输入电压的关系 ($V_{CC} = 5V$)




Figure 118. I/O 引脚上拉电阻电流和输入电压的关系 ($V_{CC} = 2.7V$)




Figure 119. 复位 (Reset) 引脚上拉电阻电流和 Reset 引脚电压的关系 ($V_{CC} = 5V$)





Figure 120. 复位 (Reset) 引脚上拉电阻电流和 Reset 引脚电压的关系 ($V_{CC} = 2.7V$)



驱动能力

Figure 121. I/O 引脚源电流和输出电压的关系 ($V_{CC} = 5V$)




Figure 122. I/O 引脚源电流和输出电压的关系 ($V_{CC} = 2.7V$)




Figure 123. I/O 引脚吸收电流和输出电压的关系 ($V_{CC} = 5V$)





Figure 124. I/O 引脚吸收电流和输出电压的关系 ($V_{CC} = 2.7V$)



引脚门限及滞后

Figure 125. I/O 引脚输入门限电压和 V_{CC} 的关系 (V_{IH} , I/O 引脚读出值为 '1')




Figure 126. I/O 引脚输入门限电压和 V_{CC} 的关系 (V_{IL} , I/O 引脚读值为 '0')




Figure 127. I/O 引脚输入迟滞和 V_{CC} 的关系




Figure 128. Reset 输入门限电压和 V_{CC} 的关系 (V_{IH} , Reset 引脚读值为 '1')




Figure 129. Reset 输入门限电压和 V_{CC} 的关系 (V_{IL} , Reset 引脚读值为 '0')





Figure 130. Reset 输入迟滞和 V_{CC} 的关系



BOD 门限值与模拟比较器偏移量

Figure 131. BOD 门限值和温度的关系 (BOD 电平为 4.0V)




Figure 132. BOD 门限值和温度的关系 (BOD 电平为 2.7V)




Figure 133. 能隙电压和 V_{CC} 的关系




Figure 134. 模拟比较器偏置电压和共模电压的关系 ($V_{CC} = 5V$)




Figure 135. 模拟比较器偏置电压和共模电压的关系 ($V_{CC} = 2.7V$)




Figure 136. 看门狗振荡器频率和温度的关系




Figure 137. 看门狗振荡器频率和 V_{CC} 的关系




Figure 138. 校准的 8 MHz RC 振荡器频率和温度的关系




Figure 139. 校准的 8 MHz RC 振荡器频率和 V_{CC} 的关系




Figure 140. 校准的 8 MHz RC 振荡器频率和 Oscal 数值的关系




Figure 141. 校准的 4 MHz RC 振荡器频率和温度的关系




Figure 142. 校准的 4 MHz RC 振荡器频率和 V_{CC} 的关系




Figure 143. 校准的 4 MHz RC 振荡器频率和 Oscal 数值的关系




Figure 144. 校准的 2 MHz RC 振荡器频率和温度的关系




Figure 145. 校准的 2 MHz RC 振荡器频率和 V_{CC} 的关系




Figure 146. 校准的 2 MHz RC 振荡器频率和 Oscal 数值的关系




Figure 147. 校准的 1 MHz RC 振荡器频率和温度的关系




Figure 148. 校准的 1 MHz RC 振荡器频率和 V_{CC} 的关系





Figure 149. 校准的 1 MHz RC 振荡器频率和 Oscal 数值的关系



外围设备耗电

Figure 150. 模拟比较器电路与 V_{CC} 的关系




Figure 151. BOD 电流和 V_{CC} 的关系





Figure 152. 编程电流和 V_{CC} 的关系



复位与复位脉宽电流消耗

Figure 153. 复位电流与 V_{CC} 的关系 (0.1 - 1.0 MHz, 包括通过复位上拉电阻的电流)




Figure 154. 复位电流与 V_{CC} 的关系 (1 - 20 MHz, 包括通过复位上拉电阻的电流)





Figure 155. 复位脉宽与 V_{CC} 的关系



www.BDTIC.com/ATMEL

寄存器概述

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	页码
\$3F (\$5F)	SREG	I	T	H	S	V	N	Z	C	8
\$3E (\$5E)	SPH	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	10
\$3D (\$5D)	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	10
\$3C (\$5C)	保留									
\$3B (\$5B)	GICR	INT1	INT0	INT2	-	-	-	IVSEL	IVCE	53, 74
\$3A (\$5A)	GIFR	INTF1	INTF0	INTF2	-	-	-	-	-	75
\$39 (\$59)	TIMSK	TOIE1	OCIE1A	OCIE1B	-	TICIE1	-	TOIE0	OCIE0	88, 115
\$38 (\$58)	TIFR	TOV1	OCF1A	OCF1B	-	ICF1	-	TOV0	OCF0	88, 115
\$37 (\$57)	SPMCR	SPMIE	RWWWSB	-	RWWWSRE	BLBSET	PGWRT	PGERS	SPMEN	159
\$36 (\$56)	EMUCUCR	SM0	SRL2	SRL1	SRL0	SRW01	SRW00	SRW11	ISC2	26, 38, 74
\$35 (\$55)	MCUCR	SRE	SRW10	SE	SM1	ISC11	ISC10	ISC01	ISC00	25, 37, 73
\$34 (\$54)	MCUCSR	-	-	SM2	-	WDRF	BORF	EXTRF	PORF	37, 45
\$33 (\$53)	TCCR0	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00	86
\$32 (\$52)	TCNT0	T/C0 (8 位)								87
\$31 (\$51)	OCRO	T/C0 输出比较寄存器								88
\$30 (\$50)	SFIOR	-	XMBK	XMM2	XMM1	XMM0	PUD	-	PSR10	27, 62, 90
\$2F (\$4F)	TCCR1A	COM1A1	COM1A0	COM1B1	COM1B0	FOC1A	FOC1B	WGM11	WGM10	110
\$2E (\$4E)	TCCR1B	ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	113
\$2D (\$4D)	TCNT1H	T/C1 - 计数器寄存器高字节								113
\$2C (\$4C)	TCNT1L	T/C1 - 计数器寄存器低字节								113
\$2B (\$4B)	OCR1AH	T/C1 - 输出比较寄存器 A 高字节								114
\$2A (\$4A)	OCR1AL	T/C1 - 输出比较寄存器 A 低字节								114
\$29 (\$49)	OCR1BH	T/C1 - 输出比较寄存器 B 高字节								114
\$28 (\$48)	OCR1BL	T/C1 - 输出比较寄存器 B 低字节								114
\$27 (\$47)	保留									-
\$26 (\$46)	保留									-
\$25 (\$45)	ICR1H	T/C1 - 输入捕获寄存器高字节								115
\$24 (\$44)	ICR1L	T/C1 - 输入捕获寄存器低字节								115
\$23 (\$43)	保留									-
\$22 (\$42)	保留									-
\$21 (\$41)	WDTCR	-	-	-	WDCE	WDFR	WDFR2	WDFR1	WDFR0	47
\$20 ⁽¹⁾ (\$40) ⁽¹⁾	UBRRH	URSEL	-	-	-	-	UBRR11	UBRR10	UBRR9	149
	UCSRC	URSEL	UMSEL	UPM1	UPM0	USBS	UCSZ1	UCSZ0	UCPOL	146
\$1F (\$3F)	EEARH	-	-	-	-	-	-	-	EEAR8	17
\$1E (\$3E)	EEARL	EEPROM 地址寄存器低字节								17
\$1D (\$3D)	EEDR	EEPROM 数据寄存器								18
\$1C (\$3C)	EECR	-	-	-	-	EERIE	EEMWE	EERE	EERE	18
\$1B (\$3B)	PORTA	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	71
\$1A (\$3A)	DDRA	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	71
\$19 (\$39)	PINA	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	71
\$18 (\$38)	PORTB	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	71
\$17 (\$37)	DDRB	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	71
\$16 (\$36)	PINB	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	71
\$15 (\$35)	PORTC	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	71
\$14 (\$34)	DDRC	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	71
\$13 (\$33)	PINC	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	72
\$12 (\$32)	PORTD	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	72
\$11 (\$31)	DDRD	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	72
\$10 (\$30)	PIND	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	72
\$0F (\$2F)	SPDR	SPI 数据寄存器								123
\$0E (\$2E)	SPSR	SPIF	WCOL	-	-	-	-	-	SPI2X	123
\$0D (\$2D)	SPCR	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	121
\$0C (\$2C)	UDR	USART I/O 数据寄存器								145
\$0B (\$2B)	UCSRA	RXC	TXC	UDRE	FE	DOR	PE	U2X	MPCM	145
\$0A (\$2A)	UCSRB	RXCIE	TXCIE	UDRIE	RXEN	TXEN	UCSZ2	RXB8	TXB8	146
\$09 (\$29)	UBRRL	USART 波特率寄存器低字节								149
\$08 (\$28)	ACSR	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	154
\$07 (\$27)	PORTE	-	-	-	-	-	PORTE2	PORTE1	PORTE0	72
\$06 (\$26)	DDRE	-	-	-	-	-	DDE2	DDE1	DDE0	72
\$05 (\$25)	PINE	-	-	-	-	-	PINE2	PINE1	PINE0	72
\$04 (\$24)	OSCCAL	振荡器标定寄存器								35

Notes: 1. 如何访问 UBRRH 与 UCSRC 请参见 USART 部分。
2. 为了和将来器件兼容，访问保留位时应该写 0。保留的 I/O 地址不可以执行写操作。

3. 一些状态标志可以通过写入逻辑 1 来清除。需要注意的是，CBI 和 SBI 指令对 I/O 寄存器的所有位有效，因此可以对那些包含标志位的寄存器进行操作。CBI 和 SBI 指令可使用的范围只能是地址为 0x00 - 0x1F 的寄存器。

www.BDTIC.com/ATMEL

指令集概述

指令	操作数	说明	操作	标志	# 时钟数
算数和逻辑指令					
ADD	Rd, Rr	无进位加法	$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
ADC	Rd, Rr	带进位加法	$Rd \leftarrow Rd + Rr + C$	Z,C,N,V,H	1
ADIW	RdI,K	立即数与字相加	$Rdh:Rdl \leftarrow Rdh:Rdl + K$	Z,C,N,V,S	2
SUB	Rd, Rr	无进位减法	$Rd \leftarrow Rd - Rr$	Z,C,N,V,H	1
SUBI	Rd, K	减立即数	$Rd \leftarrow Rd - K$	Z,C,N,V,H	1
SBC	Rd, Rr	带进位减法	$Rd \leftarrow Rd - Rr - C$	Z,C,N,V,H	1
SBCI	Rd, K	带进位减立即数	$Rd \leftarrow Rd - K - C$	Z,C,N,V,H	1
SBIW	RdI,K	从字中减立即数	$Rdh:Rdl \leftarrow Rdh:Rdl - K$	Z,C,N,V,S	2
AND	Rd, Rr	逻辑与	$Rd \leftarrow Rd \cdot Rr$	Z,N,V	1
ANDI	Rd, K	与立即数的逻辑与操作	$Rd \leftarrow Rd \cdot K$	Z,N,V	1
OR	Rd, Rr	逻辑或	$Rd \leftarrow Rd \vee Rr$	Z,N,V	1
ORI	Rd, K	与立即数的逻辑或操作	$Rd \leftarrow Rd \vee K$	Z,N,V	1
EOR	Rd, Rr	异或	$Rd \leftarrow Rd \oplus Rr$	Z,N,V	1
COM	Rd	1 的补码	$Rd \leftarrow \$FF - Rd$	Z,C,N,V	1
NEG	Rd	2 的补码	$Rd \leftarrow \$00 - Rd$	Z,C,N,V,H	1
SBR	Rd,K	设置寄存器的位	$Rd \leftarrow Rd \vee K$	Z,N,V	1
CBR	Rd,K	寄存器位清零	$Rd \leftarrow Rd \cdot (\$FF - K)$	Z,N,V	1
INC	Rd	加一操作	$Rd \leftarrow Rd + 1$	Z,N,V	1
DEC	Rd	减一操作	$Rd \leftarrow Rd - 1$	Z,N,V	1
TST	Rd	测试是否为零或负	$Rd \leftarrow Rd \cdot Rd$	Z,N,V	1
CLR	Rd	寄存器清零	$Rd \leftarrow Rd \oplus Rd$	Z,N,V	1
SER	Rd	寄存器置位	$Rd \leftarrow \$FF$	None	1
MUL	Rd, Rr	无符号数乘法	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
MULS	Rd, Rr	有符号数乘法	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
MULSU	Rd, Rr	有符号数与无符号数乘法	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
FMUL	Rd, Rr	无符号小数乘法	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
FMULS	Rd, Rr	有符号小数乘法	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
FMULSU	Rd, Rr	有符号小数与无符号小数乘法	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
跳转指令					
RJMP	k	相对跳转	$PC \leftarrow PC + k + 1$	None	2
IJMP		间接跳转到 (Z)	$PC \leftarrow Z$	None	2
RCALL	k	相对子程序调用	$PC \leftarrow PC + k + 1$	None	3
ICALL		间接调用 (Z)	$PC \leftarrow Z$	None	3
RET		子程序返回	$PC \leftarrow STACK$	None	4
RETI		中断返回	$PC \leftarrow STACK$	I	4
CPSE	Rd,Rr	比较, 相等则跳下一条指令	if (Rd = Rr) $PC \leftarrow PC + 2$ or 3	None	1/2/3
CP	Rd,Rr	比较	$Rd - Rr$	Z, N,V,C,H	1
CPC	Rd,Rr	带进位比较	$Rd - Rr - C$	Z, N,V,C,H	1
CPI	Rd,K	与立即数比较	$Rd - K$	Z, N,V,C,H	1
SBRC	Rr, b	寄存器位为 "0" 则跳下一条指令	if (Rr(b)=0) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBRS	Rr, b	寄存器位为 "1" 则跳下一条指令	if (Rr(b)=1) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBIC	P, b	I/O 寄存器位为 "0" 则跳下一条指令	if (P(b)=0) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBIS	P, b	I/O 寄存器位为 "1" 则跳下一条指令	if (P(b)=1) $PC \leftarrow PC + 2$ or 3	None	1/2/3
BRBS	s, k	状态寄存器位为 "1" 则跳下一条指令	if (SREG(s) = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRBC	s, k	状态寄存器位为 "0" 则跳下一条指令	if (SREG(s) = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BREQ	k	相等则跳转	if (Z = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRNE	k	不相等则跳转	if (Z = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRCS	k	进位位为 "1" 则跳转	if (C = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRCC	k	进位位为 "0" 则跳转	if (C = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRSH	k	大于或等于则跳转	if (C = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRLO	k	小于则跳转	if (C = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRMI	k	负则跳转	if (N = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRPL	k	正则跳转	if (N = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRGE	k	有符号数大于或等于则跳转	if (N ⊕ V = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRLT	k	有符号数负则跳转	if (N ⊕ V = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRHS	k	半进位位为 "1" 则跳转	if (H = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRHC	k	半进位位为 "0" 则跳转	if (H = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRTS	k	T 为 "1" 则跳转	if (T = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRTC	k	T 为 "0" 则跳转	if (T = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRVS	k	溢出标志为 "1" 则跳转	if (V = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRVC	k	溢出标志为 "0" 再跳转	if (V = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRIE	k	中断使能再跳转	if (I = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRID	k	中断禁用再跳转	if (I = 0) then $PC \leftarrow PC + k + 1$	None	1/2

指令	操作数	说明	操作	标志	# 时钟数
数据传送指令					
MOV	Rd, Rr	寄存器间复制	$Rd \leftarrow Rr$	None	1
MOVW	Rd, Rr	复制寄存器字	$Rd+1:Rd \leftarrow Rr+1:Rr$	None	1
LDI	Rd, K	加载立即数	$Rd \leftarrow K$	None	1
LD	Rd, X	加载间接寻址数据	$Rd \leftarrow (X)$	None	2
LD	Rd, X+	加载间接寻址数据, 然后地址加一	$Rd \leftarrow (X), X \leftarrow X + 1$	None	2
LD	Rd, -X	地址减一后加载间接寻址数据	$X \leftarrow X - 1, Rd \leftarrow (X)$	None	2
LD	Rd, Y	加载间接寻址数据	$Rd \leftarrow (Y)$	None	2
LD	Rd, Y+	加载间接寻址数据, 然后地址加一	$Rd \leftarrow (Y), Y \leftarrow Y + 1$	None	2
LD	Rd, -Y	地址减一后加载间接寻址数据	$Y \leftarrow Y - 1, Rd \leftarrow (Y)$	None	2
LDD	Rd, Y+q	加载带偏移量的间接寻址数据	$Rd \leftarrow (Y + q)$	None	2
LD	Rd, Z	加载间接寻址数据	$Rd \leftarrow (Z)$	None	2
LD	Rd, Z+	加载间接寻址数据, 然后地址加一	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	None	2
LD	Rd, -Z	地址减一后加载间接寻址数据	$Z \leftarrow Z - 1, Rd \leftarrow (Z)$	None	2
LDD	Rd, Z+q	加载带偏移量的间接寻址数据	$Rd \leftarrow (Z + q)$	None	2
LDS	Rd, k	从 SRAM 加载数据	$Rd \leftarrow (k)$	None	2
ST	X, Rr	以间接寻址方式存储数据	$(X) \leftarrow Rr$	None	2
ST	X+, Rr	以间接寻址方式存储数据, 然后地址加一	$(X) \leftarrow Rr, X \leftarrow X + 1$	None	2
ST	-X, Rr	地址减一后以间接寻址方式存储数据	$X \leftarrow X - 1, (X) \leftarrow Rr$	None	2
ST	Y, Rr	加载间接寻址数据	$(Y) \leftarrow Rr$	None	2
ST	Y+, Rr	加载间接寻址数据, 然后地址加一	$(Y) \leftarrow Rr, Y \leftarrow Y + 1$	None	2
ST	-Y, Rr	地址减一后加载间接寻址数据	$Y \leftarrow Y - 1, (Y) \leftarrow Rr$	None	2
STD	Y+q, Rr	加载带偏移量的间接寻址数据	$(Y + q) \leftarrow Rr$	None	2
ST	Z, Rr	加载间接寻址数据	$(Z) \leftarrow Rr$	None	2
ST	Z+, Rr	加载间接寻址数据, 然后地址加一	$(Z) \leftarrow Rr, Z \leftarrow Z + 1$	None	2
ST	-Z, Rr	地址减一后加载间接寻址数据	$Z \leftarrow Z - 1, (Z) \leftarrow Rr$	None	2
STD	Z+q, Rr	加载带偏移量的间接寻址数据	$(Z + q) \leftarrow Rr$	None	2
STS	k, Rr	从 SRAM 加载数据	$(k) \leftarrow Rr$	None	2
LPM		加载程序空间的数据	$R0 \leftarrow (Z)$	None	3
LPM	Rd, Z	加载程序空间的数据	$Rd \leftarrow (Z)$	None	3
LPM	Rd, Z+	加载程序空间的数据, 然后地址加一	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	None	3
SPM		保存程序空间的数据	$(Z) \leftarrow R1:R0$	None	-
IN	Rd, P	I/O 端口读数据	$Rd \leftarrow P$	None	1
OUT	P, Rr	输出端口	$P \leftarrow Rr$	None	1
PUSH	Rr	将寄存器推入堆栈	$STACK \leftarrow Rr$	None	2
POP	Rd	将寄存器从堆栈中弹出	$Rd \leftarrow STACK$	None	2
位和位测试指令					
SBI	P, b	I/O 寄存器位置	$I/O(P, b) \leftarrow 1$	None	2
CBI	P, b	I/O 寄存器位清零	$I/O(P, b) \leftarrow 0$	None	2
LSL	Rd	逻辑左移	$Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$	Z, C, N, V	1
LSR	Rd	逻辑右移	$Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$	Z, C, N, V	1
ROL	Rd	带进位循环左移	$Rd(0) \leftarrow C, Rd(n+1) \leftarrow Rd(n), C \leftarrow Rd(7)$	Z, C, N, V	1
ROR	Rd	带进位循环右移	$Rd(7) \leftarrow C, Rd(n) \leftarrow Rd(n+1), C \leftarrow Rd(0)$	Z, C, N, V	1
ASR	Rd	算术右移	$Rd(n) \leftarrow Rd(n+1), n=0..6$	Z, C, N, V	1
SWAP	Rd	高低字节交换	$Rd(3..0) \leftarrow Rd(7..4), Rd(7..4) \leftarrow Rd(3..0)$	None	1
BSET	s	标志置位	$SREG(s) \leftarrow 1$	SREG(s)	1
BCLR	s	标志清零	$SREG(s) \leftarrow 0$	SREG(s)	1
BST	Rr, b	从寄存器将位赋给 T	$T \leftarrow Rr(b)$	T	1
BLD	Rd, b	将 T 赋给寄存器位	$Rd(b) \leftarrow T$	None	1
SEC		进位位置位	$C \leftarrow 1$	C	1
CLC		进位位清零	$C \leftarrow 0$	C	1
SEN		负标志位置位	$N \leftarrow 1$	N	1
CLN		负标志位清零	$N \leftarrow 0$	N	1
SEZ		零标志位置位	$Z \leftarrow 1$	Z	1
CLZ		零标志位清零	$Z \leftarrow 0$	Z	1
SEI		全局中断使能	$I \leftarrow 1$	I	1
CLI		全局中断禁用	$I \leftarrow 0$	I	1
SES		符号测试标志位置位	$S \leftarrow 1$	S	1
CLS		符号测试标志位清零	$S \leftarrow 0$	S	1
SEV		2 的补码溢出标志位置位	$V \leftarrow 1$	V	1
CLV		2 的补码溢出标志清零	$V \leftarrow 0$	V	1
SET		SREG 的 T 置位	$T \leftarrow 1$	T	1
CLT		SREG 的 T 清零	$T \leftarrow 0$	T	1
SEH		SREG 的半进位标志位置位	$H \leftarrow 1$	H	1
CLH		SREG 的半进位标志清零	$H \leftarrow 0$	H	1
MCU 控制指令					

www.BDTIC.com/ATMEL



指令	操作数	说明	操作	标志	# 时钟数
NOP		空操作		None	1
SLEEP		休眠	(休眠功能见 specific descr.)	None	1
WDR		复位看门狗	(WDR/timer 见 specific descr.)	None	1

www.BDTIC.com/ATMEL

产品信息

速度 (MHz)	所需电源	产品号	封装	工作范围
8	2.7 - 5.5V	ATmega8515L-8AC	44A	商业级 (0°C - 70°C)
		ATmega8515L-8PC	40P6	
		ATmega8515L-8JC	44J	
		ATmega8515L-8MC	44M1	
		ATmega8515L-8AI	44A	工业级 (-40°C - 85°C)
		ATmega8515L-8PI	40P6	
		ATmega8515L-8JI	44J	
		ATmega8515L-8MI	44M1	
16	4.5 - 5.5V	ATmega8515-16AC	44A	商业级 (0°C - 70°C)
		ATmega8515-16PC	40P6	
		ATmega8515-16JC	44J	
		ATmega8515-16MC	44M1	
		ATmega8515-16AI	44A	工业级 (-40°C - 85°C)
		ATmega8515-16PI	40P6	
		ATmega8515-16JI	44J	
		ATmega8515-16MI	44M1	


Note: 1. 产品也可以 wafer 的形式提供，订货信息细节以及最小定货量请与 Atmel 当地机构联系。

www.BDTIC.com/ATMEL

封装类型	
44A	44- 引线，薄 (1.0 mm)TQFP
40P6	40- 引线，0.600" 宽，PDIP
44J	44- 引线，PLCC
44M1	44- 焊垫，7 x 7 x 1.0 mm 大小，线距 0.50 mm，MLF

封装信息

44A



www.BDTIC.com/ATMEL

COMMON DIMENSIONS
(Unit of Measure = mm)



SYMBOL	MIN	NOM	MAX	NOTE
A	-	-	1.20	
A1	0.05	-	0.15	
A2	0.95	1.00	1.05	
D	11.75	12.00	12.25	
D1	9.90	10.00	10.10	Note 2
E	11.75	12.00	12.25	
E1	9.90	10.00	10.10	Note 2
B	0.30	-	0.45	
C	0.09	-	0.20	
L	0.45	-	0.75	
e	0.80 TYP			

- Notes:
1. This package conforms to JEDEC reference MS-026, Variation ACB.
 2. Dimensions D1 and E1 do not include mold protrusion. Allowable protrusion is 0.25 mm per side. Dimensions D1 and E1 are maximum plastic body size dimensions including mold mismatch.
 3. Lead coplanarity is 0.10 mm maximum.


10/5/2001

2325 Orchard Parkway San Jose, CA 95131	TITLE	DRAWING NO.	REV.
	44A , 44-lead, 10 x 10 mm Body Size, 1.0 mm Body Thickness, 0.8 mm Lead Pitch, Thin Profile Plastic Quad Flat Package (TQFP)	44A	B

40P6



www.BDTIC.com/ATMEL



COMMON DIMENSIONS
(Unit of Measure = mm)

SYMBOL	MIN	NOM	MAX	NOTE
A	-	-	4.826	
A1	0.381	-	-	
D	52.070	-	52.578	Note 2
E	15.240	-	15.875	
E1	13.462	-	13.970	Note 2
B	0.356	-	0.559	
B1	1.041	-	1.651	
L	3.048	-	3.556	
C	0.203	-	0.381	
eB	15.494	-	17.526	
e	2.540 TYP			

- Notes:
1. This package conforms to JEDEC reference MS-011, Variation AC.
 2. Dimensions D and E1 do not include mold Flash or Protrusion.
Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").

09/28/01



2325 Orchard Parkway
San Jose, CA 95131

TITLE

40P6, 40-lead (0.600"/15.24 mm Wide) Plastic Dual
Inline Package (PDIP)


DRAWING NO.

40P6

REV.

B





COMMON DIMENSIONS
(Unit of Measure = mm)

SYMBOL	MIN	NOM	MAX	NOTE
A	4.191	-	4.572	
A1	2.286	-	3.048	
A2	0.508	-	-	
D	17.399	-	17.653	
D1	16.510	-	16.662	Note 2
E	17.399	-	17.653	
E1	16.510	-	16.662	Note 2
D2/E2	14.986	-	16.002	
B	0.660	-	0.813	
B1	0.330	-	0.533	
e	1.270 TYP			

- Notes:
1. This package conforms to JEDEC reference MS-018, Variation AC.
 2. Dimensions D1 and E1 do not include mold protrusion. Allowable protrusion is .010" (0.254 mm) per side. Dimension D1 and E1 include mold mismatch and are measured at the extreme material condition at the upper or lower parting line.
 3. Lead coplanarity is 0.004" (0.102 mm) maximum.

10/04/01



2325 Orchard Parkway
San Jose, CA 95131

TITLE

44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC)


DRAWING NO.

44J


REV.

B


44M1



TOP VIEW



SIDE VIEW



BOTTOM VIEW

www.BDTIC.com/ATMEL

COMMON DIMENSIONS
(Unit of Measure = mm)

SYMBOL	MIN	NOM	MAX	NOTE
A	0.80	0.90	1.00	
A1	-	0.02	0.05	
A3	0.25 REF			
b	0.18	0.23	0.30	
D	7.00 BSC			
D2	5.00	5.20	5.40	
E	7.00 BSC			
E2	5.00	5.20	5.40	
e	0.50 BSC			
L	0.35	0.55	0.75	

Notes: 1. JEDEC Standard MO-220, Fig. 1 (SAW Singulation) VKKD-1.

01/15/03



2325 Orchard Parkway
San Jose, CA 95131

TITLE

44M1, 44-pad, 7 x 7 x 1.0 mm Body, Lead Pitch 0.50 mm
Micro Lead Frame Package (MLF)

DRAWING NO.

44M1

REV.

C



勘误表

本节的版本号与 ATmega8515 芯片的版本号相同。

ATmega8515(L) Rev. B

该版本无勘误。

www.BDTIC.com/ATMEL

ATmega8515 数据变更日志

请注意本节中所提及的页码为手册中所对应的页码。请参看相应的版本号。

从版本 Rev. 2512F-12/03
到版本 Rev. 2512E-09/03
的变化

1. 更新 P35“标定的片内 RC 振荡器”。

从版本 Rev. 2512D-02/03
到版本 Rev. 2512E-09/03
的变化

1. 从手册中删除“预备”部分。
2. 更新 P42Table 18 及 P186“电气特性”中“最大值速率”与“直流特性”。
3. 更新章节 P196“ATmega8515 典型特性”。

从版本 Rev. 2512C-10/02
到版本 Rev. 2512D-02/03
的变化

1. 添加 P20“在掉电休眠模式下的 EEPROM 写操作”。
2. 修改 P83“相位修正 PWM 模式”的说明方式。
3. 修正 P103Figure 53 OCn 波形。
4. 在 P163“装载临时缓冲器(页加载)”中添加关于在 SPM 页载入过程中写 EEPROM 的注意事项。
5. 更新 P183Table 93。

从版本 Rev. 2512B-09/02
到版本 Rev. 2512C-10/02
的变化

6. 更新 P234“封装信息”。
1. 添加 P27“使用小于 64 KB 的外部存储器”。
2. 删除所有 TBD。
3. 添加关于标定值为 2, 4, 8 MHz 的说明。
4. 在 P36“外部时钟”中添加频率改变部分。
5. 在 P42Table 18 中添加有关 V_{BOT} 的注意事项。
6. 更新 P60“未连接引脚的处理”。
7. 更新 P91“16 位定时器 / 计数器 1”、P110Table 51 及 P111Table 52。
8. 更新 P174“进入编程模式”、P174“芯片擦除”、P176Figure 77 及 P177Figure 78。
9. 更新 P186“电气特性”、P188“外部时钟驱动”、P188Table 96、P189Table 97、P189“SPI 时序特性”及 P191Table 98。
10. 添加 P238“勘误表”。

从版本 Rev. 2512A-04/02
到版本 Rev. 2512B-09/02
的变化

1. 将 Flash 的寿命改为 10,000 写入 / 擦除次。



Atmel Corporation

2325 Orchard Parkway
San Jose, CA 95131, USA
Tel: 1(408) 441-0311
Fax: 1(408) 487-2600

Regional Headquarters

Europe

Atmel Sarl
Route des Arsenalux 41
Case Postale 80
CH-1705 Fribourg
Switzerland
Tel: (41) 26-426-5555
Fax: (41) 26-426-5500

Asia

Room 1219
Chinachem Golden Plaza
77 Mody Road Tsimshatsui
East Kowloon
Hong Kong
Tel: (852) 2721-9778
Fax: (852) 2722-1369

Japan

9F, Tonetsu Shinkawa Bldg.
1-24-8 Shinkawa
Chuo-ku, Tokyo 104-0033
Japan
Tel: (81) 3-3523-3551
Fax: (81) 3-3523-7581

Atmel Operations

Memory

2325 Orchard Parkway
San Jose, CA 95131, USA
Tel: 1(408) 441-0311
Fax: 1(408) 436-4314

Microcontrollers

2325 Orchard Parkway
San Jose, CA 95131, USA
Tel: 1(408) 441-0311
Fax: 1(408) 436-4314

La Chantrerie
BP 70602
44306 Nantes Cedex 3, France
Tel: (33) 2-40-18-18-18
Fax: (33) 2-40-18-19-60

ASIC/ASSP/Smart Cards

Zone Industrielle
13106 Rousset Cedex, France
Tel: (33) 4-42-53-60-00
Fax: (33) 4-42-53-60-01

1150 East Cheyenne Mtn. Blvd.
Colorado Springs, CO 80906, USA
Tel: 1(719) 576-3300
Fax: 1(719) 540-1759

Scottish Enterprise Technology Park
Maxwell Building
East Kilbride G75 0QR, Scotland
Tel: (44) 1355-803-000
Fax: (44) 1355-242-743

RF/Automotive

Theresienstrasse 2
Postfach 3535
74025 Heilbronn, Germany
Tel: (49) 71-31-67-0
Fax: (49) 71-31-67-2340

1150 East Cheyenne Mtn. Blvd.
Colorado Springs, CO 80906, USA
Tel: 1(719) 576-3300
Fax: 1(719) 540-1759

Biometrics/Imaging/Hi-Rel MPU/ High Speed Converters/RF Data- com

Avenue de Rochepleine
BP 123
38521 Saint-Egreve Cedex, France
Tel: (33) 4-76-58-30-00
Fax: (33) 4-76-58-34-80

www.BDTIC.com/ATMEL

Literature Requests

www.atmel.com/literature

Disclaimer: Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard warranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are not authorized for use as critical components in life support devices or systems.



Printed on recycled paper.

2512F-AVR-12/03