Stratix FPGA是Altera的第一代Stratix系列器件。对于大部分应用,获得大奖的90nm Stratix II 以及前沿的65nm Stratix III FPGA系列 可以取代该器件系列。 Stratix III 器件不但具有前代Stratix器件的所有特性,而且还是功耗最低、性能最好的 FPGA 。
第一代Stratix FPGA依然是军用和航空航天领域所选用的FPGA,在这些应用中需要较宽的工作温度范围。
在大部分应用中,第一代Stratix 器件都可以由后续的Stratix系列器件取代。需要高性能、高密度和低成本的设计人员可以充分利用这一获得大奖的90nm Stratix II 器件。最新一代的Stratix III 器件基于65nm工艺技术,以满足今后高端宽带系统的性能和特性需求。对于军事应用,第一代Stratix器件仍然是高密度方案的首选。
Stratix 器件系列为满足宽带系统的需求进行了优化。Stratix 器件具有非常高的内核性能、存储能力、体系结构效率和及时面市的优势。Stratix器件提供了专用功能用于时钟管理和数字信号处理（DSP）应用以及差分和单端 I/O 标准。此外, Stratix 器件具有片内匹配和远程系统更新能力。Stratix器件系列是功能丰富的宽带系统方案,开创了可编程芯片系统（SOPC）方案的新纪元。
Stratix 器件采用1.5V 0.13um全铜SRAM工艺,容量为10,570至79,040个逻辑单元（LE）,RAM多达7Mbit。Stratix器件具有多达22个的DSP模块和多达176个的（9位×9位）嵌入乘法器,针对大数据吞吐量的复杂应用而进行了优化。 Stratix 器件还具有True-LVDS电路,支持LVDS、LVPECL、PCML和HyperTransportTM 差分I/O电气标准及 高速通信接口,包括10G以太网 XSBI、 SFI-4、 POS-PHY Level 4（SPI-4 Phase 2）、 HyperTransport 、 RapidIOTM 和 UTOPIA IV 标准。Stratix FPGA 系列提供了具有层次时钟结构和多达12个锁相环（PLL）的完整的 时钟管理 方案。
需要低风险、低成本大批量产品设计人员能够很容易将其 Stratix FPGA 设计移植到模板编程HardCopy Stratix 器件中 。因为HardCopy Stratix器件直接从Stratix FPGA生成,保留了Stratix架构的大容量、高性能、业界领先的功能和增强的时序特性,所以能将移植风险降至最小。这种 无缝移植过程 确保了大批量成品的一次成功,允许系统设计人员以最低的成本实现产品及时面市。HardCopy II 结构化ASIC通过类似的无缝移植方法支持Stratix II FPGA,满足大批量、低成本、高密度的逻辑要求。
表1总结了Stratix器件系列型号和特性。表2所示为Stratix器件封装和I/O管脚情况。表3列出了Stratix器件封装和I/O管脚数。表3是适合每个Stratix器件系列产品的对应配置器件。
| 表1. Stratix器件概述 | |||||||
| 特性 | 器件 | ||||||
|---|---|---|---|---|---|---|---|
| EP1S10 | EP1S20 | EP1S25 | EP1S30 | EP1S40 | EP1S60 | EP1S80 | |
| 逻辑单元(LE) | 10,570 | 18,460 | 25,660 | 32,470 | 41,250 | 57,120 | 79,040 |
| M512 RAM块(512 Bits + 奇偶校验) | 94 | 194 | 224 | 295 | 384 | 574 | 767 |
| M4K RAM块(4 Kbits + Parity) | 60 | 82 | 138 | 171 | 183 | 292 | 364 |
| M-RAM块(512 Kbits + Parity) | 1 | 2 | 2 | 4 | 4 | 6 | 9 |
| RAM总数 | 920,448 | 1,669,248 | 1,944,576 | 3,317,184 | 3,423,744 | 5,215,104 | 7,427,520 |
| DSP块 | 6 | 10 | 10 | 12 | 14 | 18 | 22 |
| 嵌入乘法器 | 48 | 80 | 80 | 96 | 112 | 144 | 176 |
| PLLs | 6 | 6 | 6 | 10 | 12 | 12 | 12 |
| 最大用户I/O管脚 | 426 | 586 | 706 | 726 | 822 | 1,022 | 1,203 |
| 成品器件供货情况 | 现在 | 现在 | 现在 | 现在 | 现在 | 现在 | 现在 |
注释：
| 表2. Stratix器件封装和最大用户I/O | ||||||||
| 封装尺寸(mm x mm) | 器件 | |||||||
|---|---|---|---|---|---|---|---|---|
| EP1S10 | EP1S20 | EP1S25 | EP1S30 | EP1S40 | EP1S60 | EP1S80 | ||
| 672-Pin BGA35 x 35 | 345 | 426 | 473 | - | - | - | - | |
| 956-Pin BGA40 x 40 | - | - | - | 683 | 683 | 683 | 683 | |
| 484-Pin FineLine BGA23 x 23 | 335 | 361 | - | - | - | - | - | |
| 672-Pin FineLine BGA27 x 27 | 345 | 426 | 473 | - | - | - | - | |
| 780-Pin FineLine BGA29 x 29 | 426 | 586 | 597 | 597 | 615 | - | - | |
| 1,020-Pin FineLine BGA33 x 33 | - | - | 706 | 726 | 773 | 773 | 773 | |
| 1,508-Pin FineLine BGA40 x 40 | - | - | - | - | 822 | 1,022 | 1,203 | |
| 表3. Stratix器件合适的配置器件 | ||||||||
| 配置器件 | 器件数量 | |||||||
|---|---|---|---|---|---|---|---|---|
| EP1S10 | EP1S20 | EP1S25 | EP1S30 | EP1S40 | EP1S60 | EP1S80 | ||
| EPC2 | 3 | 4 | 5 | 7 | 8 | 11 | 15 | |
| EPC4 | 1 | 1 | N/A | N/A | N/A | N/A | N/A | |
| EPC8 | 1 | 1 | 1 | 1 | 1 | N/A | N/A | |
| EPC16 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | |
Stratix 器件包括强大的系统级功能,具有设计的灵活性和高性能的系统集成性,见表1。Stratix器件是通用的器件系列之一,提供了功能丰富的系统方案,将可编程芯片系统（SOPC）设计推向新的水平。Stratix II FPGA满足需要更高性能、更大容量和更低成本的设计要求。
| 表1. Stratix特性一览 | |
|---|---|
| 特性 | 说明 |
| 高性能架构 | |
| 高性能架构 | 高性能Stratix器件架构经由速度优化的互连结构和高效的时钟网络构成,它们连接逻辑单元（LE）、TriMatrix 存储块、数字信号处理（DSP）块、锁相环（PLL）和I/O单元（IOE）,获取最大的系统性能。需要更高性能的设计者可以使用Stratix II FPGA。 |
| 多达79,040个LE和多达7Mbit的嵌入存储器 | Stratix器件的大容量和嵌入存储器是Stratix器件架构带宽和性能的补充。需要更大容的设计者可以使用Stratix II FPGA。 |
| 大存储带宽和高速外部存储器接口 | |
| TriMatrix存储器 | TriMatrix存储器具有多达7Mbit的RAM和8Tbps的器件存储带宽。这种复杂的存储结构包括三种大小的嵌入RAM块――M512、M4K和M-RAM块,可配置支持广泛的应用。 |
| 外部存储接口 | Stratix器件提供了先进的外部存储接口,允许设计者将外部大容量SRAM和DRAM器件集成到复杂系统设计中,而不会降低数据存取的性能。 |
| SRAM器件 | Stratix器件支持和三类SRAM器件的接口――双数据率（DDR）、四数据率（QDR）、QDR II和零总线转换（ZBT）,速度高达200MHz。 |
| DRAM器件 | Stratix器件支持和三类高速同步DRAM（SDRAM）器件的接口――单数据率（SDR SDRAM）,DDR SDRAM和快速循环（FCRAM）,速度高达200MHz。 |
| 高性能数字信号处理 | |
| DSP块 | Stratix器件包括高性能嵌入式DSP单元,它为DSP应用进行了优化。DSP块消除了DSP应用中的性能瓶颈,具有可预测和可靠的性能,能够节省资源而不影响性能。 |
| DSP性能 | Stratix器件具有比DSP处理器更大的数据处理能力,具有最大的系统性能。 |
| 软乘法器 | Stratix器件提供灵活的软乘法器实现,它可配置为不同的数据宽度和延迟。软乘法器除了DSP块之外提供非常高的DSP吞吐量。 |
| 大I/O带宽和高速接口 | |
| 大I/O带宽 | Stratix器件支持各种单端和差分I/O标准,易于同背板、主处理器、总线、存储器件和3D图像控制器相连接。 |
| 差分I/O支持 | Stratix True-LVDS 电路提供多达152个高速差分I/O通道,其中80个通道优化高达840Mbps的数据率,同时满足新兴I/O接口的高性能需求,包括支持LVDS、LVPECL、PCML和HyperTransport 标准。 |
| 单端I/O支持 | Stratix器件支持高带宽单端I/O接口标准,如SSTL、HSTL、GTL、GTL+、CTT和PCI-X,满足现今苛刻的系统需求。 |
| 高速接口 | Stratix器件支持多种高速接口标准,如SPI-4 Phase 2、SFI-4、10G Ethernet XSBI、HyperTransport、RapidIO 和UTOPIA IV标准,提供灵活性和快速的及时面市。 |
| 系统时钟管理 | |
| 时钟管理电路 | Stratix器件具有多达12个可编程PLL和40个系统时钟,具有健全的时钟管理和频率合成能力,以获得最大的系统性能。 |
| 时钟管理功能 | Stratix PLL具有以前只有高端分立PLL器件才具有的功能,包括时钟切换、PLL重配置、扩频时钟、频率合成、可编程相位偏移、可编程延迟偏移、外部反馈和可编程带宽。这些特性允许设计者管理Stratix器件内外的系统时序。 |
| 片内热插拔和上电顺序支持 | |
| 热插拔和上电顺序 | Stratix器件具有健全的片内热插拔和上电顺序支持,确保器件的正常操作和上电顺序无关。该特性也在上电之前和上电期间保护器件和三态I/O缓冲,使得Stratix器件成为多电压系统及需要高可用性和冗余性应用的理想方案。 |
| 远程系统升级能力 | |
| 远程系统升级 | Stratix器件具有远程系统升级能力,允许安全、可靠、无差错地从远程进行系统升级。 |
| 嵌入式处理器核 | |
| Nios II系列嵌入式存储器 | Stratix器件现今的架构特性结合Nios II嵌入式处理器具有无与伦比的处理能力,满足网络、电信、DSP应用、海量存储和其它大带宽系统的需求。Stratix器件将Nios II处理器性能提升到150 DMIPS以上。 |
| 低成本的批量成品器件 | |
| HardCopy Stratix 器件 | HardCopy器件为Stratix器件提供了至批量成品的低成本无缝移植方式。另外,掩码编程HardCopy Stratix器件具有比最快Stratix FPGA速度等级更快的性能（平均增加50%）。 |
