Stratix III 器件系列 功耗最低的高性能FPGA
您开始下一代系统设计了吗? 想像一下,采用了FPGA之后,您将会多么顺利地完成设计任务,它将帮助您以极高的效率和极低的风险实现任何设计。Altera最新的Stratix III器件系列,是世界上结合了最佳性能、最大密度和最低功耗的高端FPGA。Stratix III FPGA为下一代基站、网络基础设施和高级成像设备提供了高性能和高度集成功能。
和Altera在一起,您可以在任何时候得到任何您希望得到的器件,获得最合适的器件特性,还有帮助您充满信心进行下一代系统设计的合作和支持。
低功耗高端FPGA
为方便Stratix III FPGA系列设计,Altera产品规划从Stratix II FPGA体系结构开始。然后,和我们50多个重要客户的顶级技术专家进行协作,定义、设计并开发了下一代系统最高级的FPGA体系结构。
因此,Stratix III 器件不但性能最好,而且具有最低的静态和动态功耗——比前代FPGA低50％,在这方面的特性包括：
- 可编程功耗技术
- 可选内核电压(0.9V或者1.1V)
- 工艺和电路技术
- Quartus II PowerPlay功耗分析和优化工具
Stratix III器件经过设计,支持高速内核以及高速I/O,并且具有业界最佳的信号完整性。例如,它是唯一能够实现400MHz DDR3的FPGA。这种性能的提高源于：
- 增强DSP模块,方便实现了信号处理算法。
- 经过优化的内部存储器,改进了信号完整性存储器接口。
- 高性能外部存储器接口
- 改进了布线体系结构
- 灵活的I/O支持最新的外部存储器标准
选择最好的性价比
为了给您的设计应用提供最好的性价比解决方案,Altera Stratix III FPGA提供三种型号,分别针对逻辑、DSP和存储器以及收发器进行了优化。
- Stratix III L器件主要针对逻辑较多的应用
- Stratix III E器件主要针对 DSP 和存储器较多的应用
- Stratix III GX器件含有多吉比特收发器
HardCopy 结构化ASIC提供了从Stratix III高密度逻辑至低成本、高性能大批量产品的无风险移植途径。
高级工艺技术
Altera与其长期的生产合作伙伴台湾半导体制造公司(TSMC)自2003年便开始开发65nm工艺技术。Altera在过去3年中开发了多款测试芯片,作为严格的设计过程的一部分,确保Stratix III FPGA在最新的65nm技术上能够大批量按计划成功交付。
超越性能,迅速完成设计
Altera的Quartus II 软件是您所需要的开发和效能工具,帮助您更快的完成开发,确保性能、功耗和信号完整性达到甚至超越您的设计要求。
- TimeQuest时序分析器支持业界标准的Synopsys设计约束(SDC)时序分析方法,迅速达到时序逼近。
- 渐进式编译支持基于团队的设计,在保持性能不变的同时,为设计迭代提供更快的编译。
- PowerPlay功耗分析和优化技术进行自动功耗优化,从设计规划到实施阶段管理功耗。
- 四级信号完整性分析
- 结构化ASIC协同设计支持Stratix III FPGA和HardCopy结构化ASIC的无缝移植
Stratix III FPGA系列简介
器件系列
Stratix III FPGA 系列含有以下三种型号：
- Stratix III L 器件主要针对逻辑较多的应用
- Stratix III E 器件主要针对数字信号处理 (DSP) 和存储器较多的应用
- Stratix III GX 器件含有多吉比特收发器
获得大奖的体系结构
Altera 将 Stratix 系列业界领先并 获得大奖的体系结构 在 65nm 工艺节点上进行了深入优化。结果, Stratix III FPGA 成为您下一代高端系统设计的理想方案。为方便 Stratix III 器件设计,最新的 Quartus II 开发工具为其提供全面支持。
优异的特性
与前代 Stratix 系列高端 FPGA 一样, Altera Stratix III 系列充分发挥了创新和改进的 特性 优势。对于需要在小布局中实现高性能的应用, Stratix III 系列为器件提供非常优异的逻辑、 DSP 和存储器资源。
Stratix III 器件通过经过优化的 DSP 模块和封装,完美的实现了下一代高性能宽带可编程解决方案,具有业界最佳的信号完整性和设计安全性。
可编程功耗技术
可编程功耗技术 使 Stratix III 逻辑架构能够在逻辑阵列模块 (LAB) 级进行编程,根据设计需求提供高速或者低功耗逻辑。在这种方式中,只有很少比例的电路是关键时序电路,需要采用高速设置,而其他电路则采用低功耗设置,使低功耗逻辑的功率泄漏降低了 70 ％。
此外,没有使用的逻辑以及 DSP 模块和 TriMatrix 存储器进入低功耗模式,进一步降低了功耗。 Stratix III 器件的可编程功耗技术支持最佳功效组合,提供足够的高速逻辑实现需要的系统性能,而其他逻辑则进入低功耗模式,降低电流泄漏,从而获得最低的功耗。
高功效收发器
含有工作速率高达 6.5GHz 的同类最佳嵌入式收发器, Stratix III GX 器件非常适合高速收发器应用,以极低的功耗实现了高性能逻辑和片内串化器 / 解串器 (SERDES) 的完美组合。
| 表 1. Stratix III 逻辑器件简介 | |||||||
| Stratix III L Family Variants | |||||||
| 器件 | EP3SL50 | EP3SL70 | EP3SL110 | EP3SL150 | EP3SL200 | EP3SE260 | EP3SL340 |
| 自适应逻辑模块 (ALM) | 19,000 | 27,000 | 42,600 | 56,800 | 79,560 | 101,760 | 135,200 |
| 等价逻辑单元 (LE) | 47,500 | 67,500 | 106,500 | 142,000 | 198,900 | 254,400 | 338,000 |
| 寄存器 | 38,000 | 54,000 | 85,200 | 113,600 | 159,120 | 203,520 | 270,400 |
| M9K 存储器模块 | 108 | 150 | 275 | 355 | 468 | 864 | 1,144 |
| M144K 存储器模块 | 6 | 6 | 12 | 16 | 24 | 48 | 48 |
| 嵌入式存储器 (Bits) | 1,836 | 2,214 | 4,203 | 5,499 | 7,668 | 14,688 | 17,208 |
| MLAB (Bits) | 594 | 844 | 1,331 | 1,775 | 2,486 | 3,180 | 4,225 |
| 18x18 乘法器 | 216 | 288 | 288 | 384 | 576 | 768 | 576 |
| 用户 I/O | |||||||
| 封装 | EP3SL50 | EP3SL70 | EP3SL110 | EP3SL150 | EP3SL200 | EP3SE260 | EP3SL340 |
| F484 | 288 | 288 | |||||
| F780 | 480 | 480 | 480 | 480 | |||
| F1156 | 736 | 736 | 736 | 736 | |||
| F1508 | 864 | 960 | 960 | ||||
| F1760 | 1,104 | ||||||
| 表2. Stratix III增强型器件简介 | ||||
Stratix III E Family Variants |
||||
| 器件 | EP3SE50 | EP3SE80 | EP3SE110 | EP3SE260 |
| 自适应逻辑模块 (ALM) | 19,000 | 32,000 | 42,600 | 101,760 |
| 等价逻辑单元 (LE) | 47,500 | 80,000 | 106,500 | 254,400 |
| 寄存器 | 38,000 | 64,000 | 85,200 | 203,520 |
| M9K 存储器模块 | 400 | 495 | 639 | 864 |
| M144K 存储器模块 | 12 | 12 | 16 | 48 |
| 嵌入式存储器 (Bits) | 5,328 | 6,183 | 8,055 | 14,688 |
| MLAB (Bits) | 594 | 1,000 | 1,331 | 3,180 |
| 18x18 乘法器< | 384 | 672 | 896 | 768 |
User I/O |
||||
| Package | EP3SE50 | EP3SE80 | EP3SE110 | EP3SE260 |
| F484 | 288 | |||
| F780 | 480 | 480 | 480 | |
| F1156 | 736 | 736 | 736 | |
| F1508 | 960 | |||
- EP3SE260 在该器件密度上提供最佳逻辑、 DSP 和存储器
Stratix III FPGA设计推进过程
Stratix FPGA ——系统集成的新纪元
2002 年, Altera 推出了 Stratix 系列高密度、高性能 FPGA ,旨在实现高度复杂的系统,这些 FPGA 扩展了 Altera 前代 FPGA 的特性,是首款采用创新数字信号处理 (DSP) 模块和片内存储器结构的 Altera 器件。关键特性包括：
- 带有乘法器、加法器、减法器和累加器的 DSP 模块
- TriMatrix 存储器由容量不同的三种嵌入式存储器模块构成,每一模块都针对特定目的进行了优化。
- 带有嵌入式串化器 / 解串器 (SERDES) 的差分 I/O ,支持 LVDS 信号。
- DDR SDRAM 和 QDRII SRAM 专用外部存储器接口
- 建立在 0.13um 、 1.5V 工艺技术之上的体系结构
Stratix II FPGA ——创新的逻辑体系结构
2004年,Altera开始研发Stratix II 器件系列,旨在以最佳方式满足客户对下一代高端系统的需求。同客户的交流以及举行客户顾问董事会(CAB)会议澄清了对Stratix II FPGA的需求——性能和密度是关键,增强I/O功能,实现高速互联和外部存储器接口。
而且, Altera 还明确了在哪些方面需要进行创新。 Stratix II 体系结构在保持 Stratix 系列所有特性的基础上,根据对新功能的需求,增加了：
- 创新的逻辑结构——自适应逻辑模块(ALM)
- 增强型DSP模块,具有饱和以及取整功能。
- DDR2 SDRAM的RLDRAM-II 的专用外部存储器接口
- 独特的非易失设计安全特性
- 建立在90nm、1.2V工艺技术之上的体系结构
Stratix III FPGA ——当功耗和性能都重要时
2006年,当满足了系统需求的Stratix II 器件开始大批量生产时,Altera再次开始提前展望下一代设计需求。同客户的进一步交流表明今后设计所关心的主要问题是功耗和信号完整性。为了降低器件内核的功耗,Altera开发了独特的功耗节省技术,由Quartus II 开发软件最新的PowerPlay功耗分析和优化工具提供支持。Stratix III 体系结构保持了前代Stratix系列所有的特性,并且增加了：
- 可编程功耗技术
- 可选内核电压(PDF)
- 经过优化的TriMatrix存储器模块
- 灵活的I/O,提高了设计布板的灵活性。
- DDR3 SDRAM 和 QDRII SRAM 的专用外部存储器接口
- 改进的易失和非易失设计安全特性
- 建立在65nm、0.9/1.1V工艺技术之上的体系结构
Quartus II 开发工具——超越性能,迅速完成设计
Quartus 开发工具可以迅速完成FPGA设计,而且经常是自动完成,每一款新的 Stratix 器件都能够将其新特性发挥到极至。最新版Quartus II 提供的功能帮助您在最短的开发时间内达到甚至超越您的设计性能要求。Quartus II 为Stratix III 器件提供的关键功能包括：
- TimeQuest Synopsis设计约束(SDC)时序分析,迅速实现时序逼进。
- 渐进式编译支持基于团队的设计,迅速实现设计迭代。
- PowerPlay 功耗分析和优化工具在产品规划到实施阶段进行功耗管理。
- 通过 4 阶段的信号完整性分析,达到最佳设计性能。
Stratix III器件系列体系结构简介
从 Stratix FPGA 首款器件的产品规划阶段开始,Altera与客户合作,首先了解他们对下一代系统的要求,然后开发能够最大限度满足新系统要求的功能。
图 1. Stratix III FPGA 体系结构
通过这种持续的协作过程, Altera 能够及时为客户提供功能合适的新产品。 Stratix III 系列 FPGA 采用了 65nm 工艺技术,是 Altera 获得大奖的 Stratix 器件系列第三代产品。与 Stratix 和 Stratix II 一样, Stratix III 器件给市场带来了最新的功能和特性,满足下一代系统设计的需求。
| 关键特性 | 嵌入式处理 |
|
|
| 连接 | 市场特殊需求 |
|
|
| 高速串行接口 | 结构化 ASIC 无风险移植途径 |
|
|
Stratix III FPGA低功耗特性
您可以利用 Altera Stratix III FPGA 丰富的低功耗特性,在保持低功耗的同时,达到您下一代高性能设计的规范要求。
Stratix III 器件的可编程功耗技术、可选内核电压以及多种半导体改进技术,结合 Altera Quartus II 开发软件的 PowerPlay 功耗分析和优化工具能够实现最佳性能以及最低功耗。
这些创新特性使 Stratix III 器件成为业界性能最好的器件,比前一代 FPGA 功耗低 50 ％。关于 Stratix III 低功耗技术的深入阐述,请阅读 Stratix III 可编程功耗 (PDF) 白皮书,或者访问 Altera Stratix III FPGA 功耗技术与其他 FPGA 对比 。
可编程功耗技术
可编程功耗技术是 Stratix III FPGA 所特有的技术,每一个可编程逻辑阵列模块 (LAB) 、 DSP 模块和存储器都可以根据设计要求进入高速或者低功耗工作模式。
所有其他 FPGA 含有的模块都设计运行在一个速率上——最高速率,以支持关键时序通路 ( 图 1 中的黄色框 ) 。利用 Stratix III FPGA 的可编程功耗技术,除了指定为关键时序的模块以外,其他模块设置为低功耗模式 ( 图 2 中的蓝色框 ) 。由于只有关键时序模块设置为高速模式, Stratix III 器件的功耗大大降低。
图 1. 标准 FPGA 架构和支持可编程功耗技术 Stratix III FPGA 架构的对比
对大量客户设计余量直方图的分析表明,大部分设计只有很少的关键通路需要最高性能的逻辑以满足时序要求,而大部分设计通路都有足够的余量。 Quartus II 软件使用 Stratix III 可编程功耗技术,自动发现非关键设计通路的逻辑余量,使其进入低功耗模式,而让关键通路保持高性能模式。关于设计余量直方图的详细信息,请阅读 Stratix III 可编程功耗(PDF) 白皮书。
可选内核电压
Stratix III 另一独特的特性是可选内核电压,您可以选择使用节省功耗的 0.9V 内核电压。需要高性能的设计部分使用 1.1V 内核电压,而需要低功耗的设计部分使用 0.9V 内核电压。注意,不管采用哪种内核电压,可编程功耗技术都能够大大降低功耗。关于可选内核电压的详细信息,请阅读 Stratix III 可编程功耗 (PDF) 白皮书。
工艺和电路技术
Stratix III 器件利用最新的工艺和电路技术以及关键的电路和体系结构创新来降低功耗,同时实现最佳性能。 Stratix III FPGA 所采用的部分技术包括多阈值晶体管、逻辑门长度可变晶体管、低 k 绝缘、三次门氧化 (TGO) 、超薄门氧化以及应变硅等。
Quartus II PowerPlay 功耗优化工具
Quartus II PowerPlay 功耗分析和优化工具能够将您设计的总功耗保持在最低水平上。 Altera 于 2005 年在 Quartus II 软件中开始提供高级功耗优化功能,立刻将客户设计的动态功耗平均降低了 25 ％。
自此之后,在综合和布局布线方面的智能判决进一步改进了 PowerPlay 技术。今天,与 Stratix III 芯片的可编程功耗技术相结合, PowerPlay 功耗优化技术将低功耗功能发挥到了最高水平。
采用Quartus II软件设计Stratix III FPGA
Quartus II 软件为高密度、高性能、低功耗 Stratix III FPGA 设计实现了最佳性能和效能。 Quartus II 软件能够帮助您超越 Stratix III 设计的性能目标,更迅速的完成设计,达到功耗预算。高级布局布线技术、物理综合以及 TimeQuest 时序分析器使您能够迅速达到时序逼进。使用业界第一款最全面的渐进式编译功能,减少编译时间,从而帮助您缩短了设计周期。 PowerPlay 功耗分析和优化技术自动降低您设计的功耗。
高密度、高性能FPGA设计,效能领先
与传统的高密度 FPGA 设计流程相比, Quartus II 利用以下增强效能特性,大大提高了您的设计效率：
- TimeQuest 时序分析器 是 ASIC 功能时序分析器,对业界标准 SDC 时序约束格式提供自然支持。 TimeQuest 时序分析器提供使用方便的 GUI 、 SDC 编辑器和工具命令语言 (Tcl) 控制台,迅速简单的建立时序约束。而且, TimeQuest 时序分析器还提供快速交互式时序分析和报告,更快的达到时序逼进。
- 渐进式编译 属业界首创。该特性支持自上而下和自下而上的团队设计,在保持性能不变的前提下,缩短了设计迭代编译时间。
- PowerPlay 功耗分析和优化技术 提供自动功耗优化功能,帮助您从设计规划到实施阶段有效的进行功耗管理。它支持 Stratix III 可编程功耗技术。
- SOPC Builder 系统级工具消除了繁琐的容易出错的系统集成任务,使您能够迅速完成系统设计。
- 按键式物理综合技术 和自动设计空间管理器简化了设计优化过程。
- 工具间广泛的交叉探测 支持识别并纠正设计问题。
- 引脚规划器特性简化了 I/O 引脚分配规划、分配和验证。
- 完整的命令行和 Tcl 脚本接口 为您提供高级脚本功能。
- Quartus II 软件的编译时间在业界是最低的,属业界领先。
- Quartus II 软件多处理器支持实现了多处理器编译时的并行处理,编译时间缩短 20 ％。
- 与竞争方案相比, Quartus II 软件对存储器的要求仅有一半,避免了编译时的“内存溢出”错误。
- Quartus II 软件现在可以内置于 32 位和 64 位 Windows 操作系统中。 Quartus II 64 位应用软件使您能够在运行 Windows XP professional x64 时,充分发挥 4Gbytes 的内存优势。
- 验证解决方案 包括以下特性：
- 不需要重新配置器件,能够在系统更新存储器和常数。
- 芯片规划器显示了 Altera 器件设计实现的层次视图。
- SignalTap II 嵌入式逻辑分析器 ,支持外部逻辑分析仪。
- 能够与所有主要 第三方 EDA 验证工具和方法 进行集成。
高密度、高性能FPGA设计,性能领先
Quartus II 软件能够迅速实现高密度 Stratix III FPGA 设计的最佳性能。与其他高密度 FPGA 和软件方案相比,Quartus II 软件和 Stratix III FPGA 具有明显的性能优势：
- Stratix III FPGA 和 Quartus II 软件具有业界最好的性能。
- 高级布局布线算法提供业界最快的按键式结果。
- Quartus II 软件的设计空间管理器脚本自动组合网表优化和高级 Quartus II 软件编译设置,将设计性能平均提高了20％。
- Quartus II 软件的物理综合可以重新连接逻辑,复制和移动寄存器,大大提高了电路总体性能。
- Nios II/f “快速”处理器经过优化,针对最佳性能进行设计,工作速率高达 200MHz 。
FPGA和结构化ASIC的唯一并行开发技术
只有 Quartus II 软件提供 Stratix III FPGA 设计和 HardCopy 系列结构化 ASIC 设计的无缝移植。支持HardCopy 系列结构化 ASIC 器件编译, Quartus II 软件是提高器件性能、降低成本的唯一无风险方法。
