74ALVCH16501DL: 18位通用总线收发器；3态 _ BDTIC 中国领先电子元器件代理商

74ALVCH16501DL: 18位通用总线收发器；3态

74ALVCH16501是18位收发器，在发送和接收方向上都具有非反相3态总线兼容输出。每个方向上的数据流都通过输出使能（OEAB和OEBA）锁存使能（LEAB和LEBA）以及时钟（CPAB和CPBA）输入进行控制。对于A到B的数据流，LEAB为高电平时该器件在透明模式下工作。LEAB为低电平时，如果CPAB保持在高或低逻辑电平，则A数据会被锁存。如果LEAB为低电平，则A数据会在CPAB从低电平跃迁至高电平时被存储在锁存器/触发器中。OEAB为高电平时，输出处于激活状态。OEAB为低电平时，输出处于高阻抗状态。

B到A的数据流类似于A到B的，不过其使用的是OEBA、LEBA和CPBA。输出使能为互补型（OEAB为高电平有效，OEBA为低电平有效）。

为确保上电或掉电期间的高阻抗状态，OEBA应当通过上拉电阻连接到VCC，OEAB应当通过下拉电阻连接到GND；最低电阻值由驱动器灌入/拉出电流的能力确定。

提供有源总线保持电路是为了使闲置或浮动数据输入保持在有效逻辑电平。

74ALVCH16501DL: 产品结构框图

Outline 3d SOT371-1

数据手册 (1)

名称/描述	Modified Date
18-bit universal bus transceiver; 3-state (REV 5.0) PDF (225.0 kB) 74ALVCH16501 [English]	10 Jul 2012

应用说明 (4)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013

手册 (3)

名称/描述	Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]	10 Jul 2015
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic shrink small outline package; 56 leads; body width 7.5 mm (REV 1.0) PDF (530.0 kB) SOT371-1 [English]	08 Feb 2016

支持信息 (2)

名称/描述	Modified Date
Footprint for reflow soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-REFLOW [English]	08 Oct 2009
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]	08 Oct 2009

IBIS

alvch16501 IBIS model (REV 1.0) ibs ALVCH16501 4/7/2013

订购信息

型号	状态	Family	功能	V_CC (V)	说明	Logic switching levels	Package version	Output drive capability	t_pd (ns)	No of bits	f_max (MHz)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVCH16501DL	Active	ALVC	Transceivers	1.65 - 3.6	positive edge trigger (3-state)	TTL	SOT371-1	+/- 24	2.8	18	150	low		84	24.0		SSOP56	56

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVCH16501DL		SOT371-1	SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE	Reel 13" Q1/T1	Active	74ALVCH16501DL,118 (9352 638 82118)	ALVCH16501	74ALVCH16501DL		week 15, 2005	123.8	3.87	2.58E8	1	2
74ALVCH16501DL		SOT371-1		Bulk Pack	Active	74ALVCH16501DL,112 (9352 638 82112)	ALVCH16501	74ALVCH16501DL		week 15, 2005	123.8	3.87	2.58E8	1	2